日志

Xilinx FPGA局部编译库的方法

已有 1974 次阅读| 2013-8-27 20:37

重新安装了X 14.2的工具，超级大，占据硬盘空间16GB之多，烦不胜烦，无奈，只有忍啊！！！使用modelsim做仿真，发现编译仿真库也出错。后来仔细阅读了modelsim的手册，有个比较方便的方法，vlog在编译的时候会自动去寻找相应的模块，给vlog添加控制参数即可！！！

     +libext+.v -y D:/Xilinx/14.2/ISE_DS/ISE/verilog/src/simprims \
     +libext+.v -y D:/Xilinx/14.2/ISE_DS/ISE/verilog/src/unisims \
     +libext+.v -y D:/Xilinx/14.2/ISE_DS/ISE/verilog/src/XilinxCoreLib \