统计信息
现在还没有相册
现在还没有记录
现在还没有动态
- IC设计中的功耗分析的流程---转帖 2013-05-28
- 首先声明本文所讲的范围，在这篇文章中，是采用synopsys的设计流程，对数字电路进行功耗分析，生成功耗分析报告的流程。分析的对象是逻辑综合之后布局布线之前 ...
- latch的time borrowing---转帖 2013-05-28
- time borrowing是老一辈full custom设计者喜欢的， 但是现在的EDA都没法分析这个，所以现在基本上一 般的ASIC design都不会用。 基本的感 ...
- 亚稳态--转帖 2013-05-28
- 亚稳态 是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才 ...
- Fanout与Skew 2013-05-21
- Dc 综合是基于路径，每个路径上都有 Cell 和 net ，所以基于路径的综合就是计算路径上的 delay 和 rc （ dc 是使用互连线模型进行估算）。 ...
- 时钟树优化与有用时钟延迟简介 2013-05-21
- 时钟树优化与有用时钟延迟在 “后端时序修正基本思路” 提到了时序优化的基本步骤。其中，最关键的阶段就是时钟树建立。基本的优化都优先在数据路径上进行，并 ...
- 工艺角-Process Corner 2013-05-21
- 工艺角-Process Corner 与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs参数变化很大。为了在一定程度上减轻电路设计任务 ...
现在还没有好友
最近访客
前天 21:41
2024-11-05
2024-09-02
/2 
eetop公众号
创芯大讲堂
创芯人才网