注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

alex_fd12的个人空间 https://blog.eetop.cn/?1385599 [收藏] [复制] [分享] [RSS]

统计信息

已有 724 人来访过

相册

    现在还没有相册

记录

    现在还没有记录

个人资料
  • 自我介绍200 字节以内

    不支持自定义 Discuz! 代码

查看全部个人资料

动态

    现在还没有动态

日志

现在还没有日志

留言板全部
你需要登录后才可以留言 登录 | 注册

alex_fd12 2025-8-4 11:30
本帖最后由 fatcat1205 于 2025-8-3 07:43 编辑 config是通过文本CellView中的pc.db文件来获得该文本文件中定义的module所包含的例化器件。 而pc.db则是在Virtuoso Text Editor中编译该文本文件中产生的。我忘了Virtuoso文本编译器是怎么处理generate中利用For语句来例化的器件。 我的做法是直接不在Config中做相应设置。直接将对用的Verilog模块绑定成Symbol。然后将该verilog模块和generate中例化器件的源代码作为xrun的参数，它们会被编译到worklib中。这样Elaboration过程中就能找到了。 P.S，规范的操作是将veri ... ...
Gwyzlz 2024-10-11 16:28
请问这个noise_typical noise_worst这个工艺角该怎么设置啊
灯火 2021-11-17 14:52
您好，2016年您发过一个帖子，讨论关于PA的输出耦合到VCO输出，请问最后怎么减小这个耦合的？谢谢！
查看全部
关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-15 05:57 , Processed in 0.014461 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部