EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

elecandy的个人空间 https://blog.eetop.cn/934173 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

System　Verilog| systemverilog verification| 工具| UVM问题| UVM 用法| systemverilog 语法| 总结| 协议| 电路分析|

分享 SV 随机化总结: 2021-10-14 15:58; 1. constraint 约束随机化类中的变量在main_phase 之前就已经提前产生一个变量的随机值。用法：一般在类中定义一个rand 类型的变量，然后根据需求写约束就可以 2. 随机化变量函数 l urandom l urandom_range l randomi ...; 个人分类: System　Verilog|469 次阅读|0 个评论

分享 Vim支持SystemVerilog语法插件: 2021-10-13 15:58; github下载插件工具包$ git clone https://github.com/nachumk/systemverilog.vim.git 将下载的文件中systemverilog.vim中的三个文件夹 ftdetect、indent、syntax拷贝到主目录的.vim文件夹下, xxx 表示用户目录 .vim目录是隐藏目录$ cp -r systemverilog.vim/ftdetect /home/xxx/.vim/$ cp -r systemverilo ...; 个人分类: 工具|624 次阅读|0 个评论

分享 SV和UVM理解: 2021-9-24 14:45; SV和UVM是什么关系？ SV是一门语言，继承了许多C++的特性。 UVM是一门方法学，科学合理的指导验证人员高效，快速的搭建验证平台，SV 是支撑UVM方法学的语言（大致可以这样理解UVM的各种基类，函数就是SV写的库函数）。类比一下，如果把搭建验证环境类比为盖房子，UVM决定搭建一个两室两厅一厨一卫的房子 ...; 个人分类: systemverilog verification|2835 次阅读|0 个评论热度 10

分享 systemverilog 网站推荐: 2021-9-24 14:26; 两个systemverilogverification搭建验证环境的网站，里面的例子简单易懂 https://verificationguide.com/systemverilog/systemverilog-testbench/ https://verificationguide.com/systemverilog-examples/systemverilog-testbench-example-adder/ https://www.chipverify.com/systemverilog/systemve ...; 个人分类: systemverilog verification|466 次阅读|0 个评论

分享 SystemVerilog TestBench Example: 2021-9-24 14:18; 最近在用SV验证一个小模块，加深了对SV的理解。分享一个简单的SV例子，主要理解下SV搭建验证环境的结构。有UVM的雏形，加深下从SV到UVM的过度体验 SystemVerilog TestBench Example.docx; 个人分类: systemverilog verification|437 次阅读|0 个评论

分享验证环境搭建tips: 2021-9-22 15:56; 验证环境搭建中记录： 1. 定义二维队列：Q 关于二维队列入队的规则：如果Q 曾经没有过入队 push_back 操作，则期之后的Q 则无法push_back 成功。 2. 关于TC 的超时结束机制 &nbs ...; 个人分类: System　Verilog|425 次阅读|0 个评论

分享 Verdi FSDB WARNING adjusted: 2021-9-22 15:40; 仿真过程中遇到了如下问题：之后的仿真在Verdi上看不到波形了，时钟也没了，看起像死循环；但是log 可以正常打印，仿真还在继续进行（仿真20张图像数据，8张图之后会随机出现这种现象）解决办法：Makefile 中的timescale 选项进行修改，如下：总结: 原因是RTL 内部 timescale 不统一造成的。 ...; 个人分类: System　Verilog|464 次阅读|0 个评论

分享 SV学习在路上: 2017-11-2 23:54; 两周时间看完了一本《system verilog 与功能验证》，这里推荐一下，这本书出版比较早，里面错误的地方挺多。（emoj 好丑哦）。趁着热乎劲，决定学习一下 “ 路科验证” 里面SV入门系列实验：卤煮童鞋说通过６个Ｌａｂ就学会。厉害吧～～　感谢愿意分享的知识的大牛们！今晚看了：　 ...; 个人分类: System　Verilog|1382 次阅读|0 个评论

分享 IC路上的蜗牛: 2016-10-22 00:58; 天气 : 阴雨心情 : 平静小的时候就觉得科学家，工程师这些人很厉害，如果那个同学的父母从事这样的行业就会羡慕不已。最终，二十年的校园学习让我也成为一名初级工程师。但是并没有觉得符合年少时的美好预期，现实情况是我还在IC的道路上缓慢如蜗牛般的前行。 & ...; 335 次阅读|0 个评论

1 23 / 3 页

elecandy

0
周排名
0
月排名
0
总排名
1
关注
2
粉丝
0
好友
2
获赞
1
评论
123
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-13 13:47 , Processed in 0.024445 second(s), 12 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部