设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

分享 Xilinx FPGA局部编译库的方法: chen.terry 2013-8-27 20:37; 重新安装了X 14.2的工具，超级大，占据硬盘空间16GB之多，烦不胜烦，无奈，只有忍啊！！！使用modelsim做仿真，发现编译仿真库也出错。后来仔细阅读了modelsim的手册，有个比较方便的方法，vlog在编译的时候会自动去寻找相应的模块，给vlog添加控制参数即可！！！ +libext+.v -y D:/Xilinx/14.2 ...; 1835 次阅读|0 个评论

分享关于FPGA中的复用方法: chen.terry 2012-3-22 20:40; FPG的复用方法，查阅相关的资料，FPGA的复用方法的总的原则，时间和面积之间折中。所谓时间，器件的运行频率；所谓面积，器件的占用资源。在实践中，用的较多的复用案例：乒乓操作，合路器与多路器配合，时分复用。乒乓操作，顾名思义，就像两个人玩乒乓球，球在每个时间段只可能在一个人的控制范围之内，另外一个需要集中 ...; 个人分类: FPGA|3504 次阅读|1 个评论

分享 Xilinx spartan6 ODDR2的用法！: chen.terry 2012-3-17 21:35; 最近要用spartan6这个器件，听说比较高端。郁闷的是原来spartan3能放下的程序，spartan6不能放下，逻辑资源不够。重头一点一点的堆砌吧，在搞PLL的时候，又遇到PLL倍频输出的时钟不能直接连接到普通IO的问题。要命的是，板子上的DSP需要FPGA给出主时钟才能运行，硬件这样做好了，DSP要能工作，时钟必须要从那个引脚输出。 ...; 个人分类: FPGA|37601 次阅读|7 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-29 02:22 , Processed in 0.010401 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部