日志
- 分享 NVIDIA Jetson TX2发布了
- Credit Card-Sized Super Computer That Powers AI Such As Robots And Drones Unveiled By Nvidia Details Link: develop kit Jetson TX2 Launch HEADLINES “Credit Card-Sized Super Computer That Powers AI Such As R ...
- 分享 【原创】ASIC/FPGA随笔
- Bruce Zhan 个人空间： http://www.socvista.com/?uid/260 http://brucezhan.spaces.eepw.com.cn/spacemanage http://www.eetop.cn/blog/?7952/spacelist-bbs.html 邮件： zhanbin.dsp@gmail.com 2009-2-26 Version 1-0-0 Hist ...
- 分享 【原创＝心得笔记】FPGA Pipeline RISC设计（2）
- 简单RISC CPU设计日记 三级流水到五级流水描述 针对FPGA优化实现 设计过程记录 详细优化思路描述 以图示说明为主 Pipeline RISC 设计2.pdf (2009-02-26 13:01:37, Size: 766 KB, Downloads: 3)
- 分享 【心得笔记】FPGA pipeline RISC设计 (1)
- 简单RISC CPU设计日记 三级流水到五级流水描述 针对FPGA优化实现 设计过程记录 详细优化思路描述 以图示说明为主 Pipeline RISC 设计1.pdf (2009-02-25 18:53:43, Size: 1.78 MB, Downloads: 4)
- 分享 【原创】FPGA时序分析之Gated Clock 1
- FPGA 设计一条原则是尽量使用同步逻辑，即尽量整个设计中使用一个 clock ，而且该 clock 尽量走全局时钟线，也就是不要在 clock path 上加上逻辑，不要用 “ 受控时钟 ” 。但是在有些情况下， “ 受控时钟 ” 难以避免，例如在用 FPGA 进行验证 ASIC 设计时 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网