注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

brucezhan的个人空间 https://blog.eetop.cn/7952 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

【心得笔记】FPGA pipeline RISC设计 (1)

已有 2318 次阅读| 2009-2-27 09:57 |个人分类:FPGA

简单RISC cpu设计日记
三级流水到五级流水描述
针对FPGA优化实现
设计过程记录
详细优化思路描述
以图示说明为主


Pipeline RISC 设计1.pdf
(2009-02-25 18:53:43, Size: 1.78 MB, Downloads: 4)


点赞
收藏 分享邀请 举报

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

brucezhan

  • 关注TA
  • 加好友
  • 联系TA

  • 0

    周排名

  • 0

    月排名

  • 0

    总排名

  • 0

    关注

  • 1

    粉丝

  • 0

    好友

  • 0

    获赞

  • 1

    评论

  • 365

    访问数
关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:38 , Processed in 0.018175 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部