日志
- 分享 输入输出阻抗的问题
- 要求输出电压不因负载变化而变化，输出阻抗应尽量小，要求输出电流不因负载变化而变化，输出阻抗应尽量大。不是所有情况都要求输出阻抗尽量小。 输出阻抗与功率无关。 “阻抗匹配”是电路中搞得非常混乱的一个概念，最好不用这个概念。 ----------------------------------------------------------------------------- ...
- 分享 《模电》上拉电阻与下拉电阻的区别
- 上下拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的搞电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上 ...
- 分享 什么是边界扫描(boundary scan)?
- 边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。这些CELL准许你去控制和观察每个输入/输出引脚的状态。当这些CELL连在一起就形成了一个数 ...
- 分享 硬件布板经验谈（转）
- 时钟线走线 1. 表面层无时钟布线或布线长度=500mil(关键时钟表层布线=200mil)；并且要要完整地平面作回流，未跨分割或跨分割位置已作桥接处理。 2. 晶振及时钟驱动电路区域TOP层无其它布线穿过；（这条有时比较难满足）。 3. 信号线周围避免有其它信 ...
- 分享 MATLAB通信工具箱函数
- 信号源 randerr 产生随机无码图样 randint 产生均匀分布的随机整数 randsrc 用预定义的字母表产生随机矩阵 wgn 产生高斯噪声 信号分析函数 biterr 计算误 ...
- 分享 PCB LAYOUT设计注意事项，PCB设计心得---吴飞武的博客(转)
- 1.要先出线头 2.紧密走线 3.上下走线尽量重合,留出打孔空间 4.走线不要把路堵死,给周边尽量多出空间来 5.打孔区、走线区可以分开 6.除了GND少打通孔. 7.IC下层少走线 ...
- 分享 LP Wizard
- LPWizard 为你提供完美的解决方案 · 创造，管理，和使用正确的库文档 · 规范标准的器件和库的名字 · IPC 标准的焊盘和器件设计 · 大量的 PCB 库文件的自动生成 LPViewer （ LP 浏览器） 快速浏览成百上千的电子元器 ...
- 分享 电感基本知识（定义、分类、原理、性能参数、应用、磁芯等主要材料、检测）
- 一、 电感器的定义。 1.1 电感的定义： 电感线圈是由导线一圈靠一圈地绕在绝缘管上，导线彼此互相绝缘，而绝缘管可以是空心的，也可以包含铁芯或磁粉芯，简称电感。用L表示，单位有亨利(H)、毫亨利 (mH)、微亨利(uH)，1H=10^3mH=10^6uH。 滤波作用，因为开关电源利用的是PWM ...
- 分享 扇入和扇出的概念
- 天气 : 晴朗 心情 : 平静 用powerpcb时，经常看到"fanout",后来了解了一下网上的资料： //以下是网上转载，并非原创 1.原意： Thenumberofcircuitsthatcanbefedinputsignalsfromanoutputdevice. 扇出，输出可从输出设 ...
- 分享 gule logic-胶连逻辑
- gule logic的中文含意是“胶连逻辑”，它是连接复杂逻辑电路的简单逻辑电路的统称。例如，一个ASIC芯片可能包含许多诸如微处理器、存储器功能块或者通信功能块之类的功能单元，这些功能单元之间通过较少的粘合逻辑连接起来。在印制板（PCB）层，粘合逻辑可以使用具有较少逻辑门的“粘合芯片”实现，例如PAL、GAL、CPLD等。 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网