设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

FPGA硬件知识| 日常积累| C/C++日常积累|

分享 IC设计基础（一）: xinu2009 2010-6-22 16:55; IC设计基础知识; 个人分类: FPGA硬件知识|1580 次阅读|0 个评论

分享（转）FPGA的速度等级（speed grade）: xinu2009 2010-5-5 10:58; XILINX 公司 FPGASpartan 3E 系列 XC3S500E 速度等级为 4. 但一直不知道是什么意思 . 通过学习知道 , (1)CPLD 与 FPGA 的速度等级定义的区别 (2) 不同的公司 FPGA 的速度等级 (3) 同一个公司的不同时期的定义也是不一样的 , 如 XLINX 公司 ...; 个人分类: FPGA硬件知识|6644 次阅读|1 个评论

分享整理的微电子方面的题目: xinu2009 2010-4-28 11:13; 整理的一些关于微电子方面的笔试题（有答案） 2368 61561 2007-10-26 21:55:16 收藏 | 打印 | 投票 (17) | 评论 (0) | 阅读 (33751) ◇字体：［大中小］ FPGA 和 ASIC ...; 个人分类: FPGA硬件知识|1177 次阅读|0 个评论

分享时序分析基础知识（一）: xinu2009 2010-4-15 20:13; 时序分析基础知识（一）一、时钟的时序特性时钟的时序特性主要分为时钟偏斜（ skew ），时钟抖动（ Jitter ）和占空比时钟（ Duty Cycle ）三点。对于低速设计，基本上不用考虑这些特性，但随着高速时代的到来，由于时钟本身所造成的时序问题的现 ...; 个人分类: FPGA硬件知识|10442 次阅读|2 个评论热度 1

分享 FPGA/CPLD设计开发基本流程: xinu2009 2010-4-12 17:45; FPGA/CPLD 的设计流程一般来说，完整的 FPGA/CPLD 设计流程包括：（一）电路功能设计，系统设计之前，首要的是方案论证、系统设计和 FPGA 芯片选择等准备工作。一般采用自顶向下的设计方法将系统分成若干基本单元，然后将基本单元划分成下一 ...; 个人分类: FPGA硬件知识|1474 次阅读|0 个评论

分享数字逻辑设计中的硬件基础知识（一）: xinu2009 2010-4-12 11:42; 同步电路与异步电路的区别同步电路与异步电路的主要区别在于电路的触发是否与时钟同步，从行为上讲，就是所有电路是否在同一时钟沿的触发下处理数据。（一）异步电路 ·电路的核心逻辑用组合电路实现 ·电路的主要信号、输出信号不依赖于任何一个时钟信号 ·异步时序电路的最大缺点 ...; 个人分类: FPGA硬件知识|2677 次阅读|1 个评论

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-29 00:34 , Processed in 0.012848 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部