zhangyuxiebin的个人空间 https://blog.eetop.cn/xindong [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

芯片DFT之一天一道面试题_D3

已有 760 次阅读| 2021-3-14 08:24 |系统分类:芯片设计

Scan clock的leading-edge和trailing-edge的定义是?

scan clock的leading-edge和trailing-edge要区别于rising edge和falling edge。

主要取决于你如何定义scan clock,他的off state是什么:

leading-edge是指scan clock从off state到on state的转换;

falling-edge是指scan clock从on state到off state的转换;

举例:

如果clock的定义的off state是0,那么leading-edge就是0->1的沿,即可认为为rising edge, trailing-edge为1->0,即可认为是falling edge。

反之亦然。


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 7

    粉丝
  • 1

    好友
  • 2

    获赞
  • 3

    评论
  • 138

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 12:37 , Processed in 0.025944 second(s), 16 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部