teresa_xie的个人空间 https://blog.eetop.cn/1805013 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

模拟电路版图的艺术(第二版)学习笔记--第六章

已有 523 次阅读| 2023-8-14 17:47 |个人分类:版图设计|系统分类:芯片设计

第六章 电容和电感


电容存储静电场能量


6.1 电容

1. Q=CV  【Q:施加在导体上的电荷,V:电荷引起的电势差,C:电容的比例常数】;

2. 法拉(F):电容的标准单位

3. 因成本因素,大的电容通常采用片外方式实现;

4. 集成电路中所有的电容都是平行板电容器,由电极(两块导电平板)和一层绝缘材料(电介质)构成,电极位于电介质的两侧,两电极板的尺寸相同并且正对着放置。

image.png

5. 平行板电容器的电容值近似公式:C≈0.0885Aεr/t

    【C : 单位为pF的电容值,A 极板面积(μm2) ,t 电介质层厚度(埃A)】

   【εr 介电常数/电介质常数,取决于介质本身特性

6. 降低电介质厚度可增加电容,但会使电介质内部的电场增强,过强会引起介质击穿;

7. 介电强度(MV/cm) Vmax=0.01tEcrit 【t介质厚度,埃;Ecrit 介电强度MV/cm】

    为实现电容长期可靠性,应按照v*50% 

8.  生长在多晶硅上的氧化层由于与多晶硅界面的微观不规则性,所承受的电压会进一步下降(-50%)

    (电场局部增强,降低氧化层的介电强度)

9.  提高单位面积电容需要采用高介电常数的介质,如:钛酸钡锶(成本高),氮化硅(常用)

     氮化硅的介电常数几乎是氧化硅的两倍,但薄的氮化层易形成针孔,部分区域变薄不能承受薄层的介电强度

     采用两层氧化物夹一层氮化物的复合层结构-->减小针孔的形成

10. 薄膜电容器的电容值会随着极板内的电压调制效应而变化,但最大电容值只取决于电介质;

11. 极板面积不同,则取公共面积,上下极板的交叠区域对电容有贡献;

12. 电场不只存在极板内部,极板边缘也有点电场--边缘效应

13. 边缘电场增大了极板的宽度,增加的量正比于电介质厚度,极板尺寸远大于介质厚度,所以薄膜电容通常忽略此效应;(大电容或介质更薄的电容器,边缘效应的影响更小)

14. 结电容:采用反偏PN结周围的耗尽区作为电介质,耗尽区的宽度随反偏电压而变化;

15. 零偏压电容,随结两端的反偏电压增大,耗尽区宽度加大,结电容减小;

16. 



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 3

    周排名
  • 10

    月排名
  • 0

    总排名
  • 0

    关注
  • 76

    粉丝
  • 14

    好友
  • 64

    获赞
  • 23

    评论
  • 379

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 02:44 , Processed in 0.015548 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部