teresa_xie的个人空间 https://blog.eetop.cn/1805013 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

模拟电路版图的艺术(第二版)学习笔记--第十一章

热度 1已有 1546 次阅读| 2023-8-14 20:18 |个人分类:版图设计|系统分类:芯片设计

第十一章 场效应晶体管


11.1 MOS 晶体管的工作原理

  11.1.1 MOS晶体管建模

  1. 栅极和晶体管的其余部分之间存在绝缘层,即无直流电流从栅极流过,CGS和CGD分别表示栅源电容、栅漏电容;压控电流源I1为栅氧化层下从漏极经过沟道流向源极的电流;

  2. 漏极电流ID:大小取决于栅源电压VGS 漏源电压VDS 书中内容:漏极电流ID的大小取决于栅源电压VGS栅漏电压VDS

  • 栅源电压小于阈值电压Vt,无沟道形成,晶体管处于夹断状态,无电流或很小电流流过;

  • 栅源电压VGS超过阈值电压Vt形成沟道,栅源电压与阈值电压的差值被称为有效栅压Vgst

  •  漏源电压小于有效栅压,漏极电流近似随漏源电压呈线性变化(晶体管工作在线性区);

  • 漏源电压大于有效栅压,漏极电流与漏源电压无关(晶体管工作饱和区);

image.png


3. Shichman-Hodge方程

  • NMOS晶体管Shichman-Hodge方程,k为器件跨导,单位A/V2

image.png

  • PMOS晶体管的方程:

  image.png   image.png

image.pngimage.png

4. 器件跨导k决定:给定Vgst时,流过MOS管的漏极电流大小;

    跨导可表明一个MOS晶体管的尺寸,公式:k=k'(W/L),

  • 【W,L分别为MOS管沟道的宽度和长度;k'为工艺跨导,为一个常数,k'=(με0εr)/tox ,μ为载流子的有效迁移率,ε0为真空介电常数,8.85x10-12F/m,εr为栅介质的相对介电常数,如纯二氧化硅的相对介电常数约等于3.9,tox代表栅介质的厚度】

  •  NMOS的工艺跨导k'n和PMOS的工艺跨导k'p的简化表达式,tox氧化层的厚度以埃为单位,MOS工艺中采用薄的氧化层以取得最大的器件跨导;栅氧

image.png


1

点赞

刚表态过的朋友 (1 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 83

    粉丝
  • 18

    好友
  • 74

    获赞
  • 23

    评论
  • 586

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-22 11:39 , Processed in 0.029065 second(s), 15 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部