Genus 是 C 家的综合工具,优质,好用。 Genus 内含一个小工具,可以生成各种不同 flow 的模板,可以帮助用户快速上手。看懂这些模板里的命令,加加减减,就可以有自己的综合脚本了。 生成一个最 basic 的模板 write_template -outfile genus_template_basic.tcl 生成一个 ...
本文由JK_chen原创,欢迎分享! 微信公众号:JK_LayoutArt IC layout新手,往往为记各种各样的Design rule而烦恼。随着工艺越来越先进,rule也越来越多,不可能记住所有的rule,而且也没必要。 快速了解rule 我刚入行那几年,在IC layout外包服务公司工作,行走于众多客户公司之间。 ...
以下文章来源于电子产品世界 ,作者湛伟 本文回顾了Serdes的发展历程,提出了Serdes技术分代及其特点,讲述当前国内外Serdes的技术现状,以及Serdes技术的发展趋势,对Serdes架构和各模块技术演变、关键技术挑战进行了分析,并从协议、电路设计、信号完整性、发展趋势几个维度加以详细讨论。 Serdes ...
Cocotb是 CO routinebased CO simulation T est B ench的简称,是基于Python语言的新的IC验证平台。Cocotb是一个始于2013年7月9日的开源项目,这个已有7年多的开源历程中,该开源社区在2017~2018年间相对冷清,但是在2019~2020年间特别是在2020年该开源社区异常活跃,Cocotb版本不断迭代更新,截止目前 ...
合格的设计人员知道要避免 clock path 上的毛刺,但 99% 却讲不清究竟为什么。 Clock path 上的毛刺对同步数字电路是致命的。 这和 flip flops 的一个隐蔽 timing 要求有关 -- min pulse width ,最小时钟脉冲宽度。 下面是 .lib 某个 D flip flop 时钟 min_pulse_width 要求的例 ...
15. 模拟集成电路设计的封装平台如何搭建? 大家好!今天这一讲我们聊聊模拟集成电路的封装平台,一般来说模拟集成电路是无法完成功能和性能的,需要有一个 “外包装”,这样才能有一个比较好的保护,可以在更加苛刻的环境下工作,而且有时候芯片的良率和封装由一定的关系,所以我们对封装平台还是需要一定 ...
设计 day1 就应该考虑 DFT 了,尤其是设计时钟模块,复位模块时。 数字电路最常用的 DFT 就是加 scan chain 。 用 ATPG 工具产生 scan pattern 可以很高效地判断片子内部是否有缺陷。 测试时间是成本的重要部分。 Die 在 ATE 上多花 1ms 的测试时间,都会 ...
什么是复位同步电路 reset synchronizer? 下图是一个最简单的复位同步电路。 这个电路的输出 rstn_sync 用作后续电路中 D flip flop 的复位信号。 这个电路的工作原理是: - PorZ 低电平,复位同步电路里的两个 D flip flop 都被复位。电路的输 ...
数字图像处理是通过计算机对图像进行去除噪声、增强、复原、分割、特征提取等处理的方法和技术。 1. 图像扭曲 如上图,一共设置了 45个控制点围成74个三角形网格扭曲即形变处理其实是寻找一个函数,以所有网格顶点原始坐标为输入,扭曲后所有网格顶点坐标为输出。为了简化 ...
先进工艺的好处就不讲了。 以最常用的D Flip Flop 为例,查了同一家 Foundary 的几个PDK。 65/55nm: 9nA 40nm ULP: 22nA 22nm ULL: 91nA 假设芯片在待机状态下有100个DFF需要继续工作,其他数字电路全部断电。 即使这100个 DFF 只跑 32KHz,不算 dynamic power,仅仅 leakage 这一项,电 ...
Riching
PinkBear
seawang
limubai
无量寿佛
京存高性能存储
toradex
cj_181888888
李童鞋
Iamliutt
杭州加速科技
jason.aliang
hirain123
模拟后端的小白
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-4 05:37 , Processed in 0.029948 second(s), 2 queries , Gzip On, Redis On.