注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

Daixishi1988215的个人空间 https://blog.eetop.cn/?895364 [收藏] [复制] [分享] [RSS]

日志

timeaverage vs sampledjitter

已有 207 次阅读| 2025-8-13 11:09 |个人分类:仿真相关|系统分类:芯片设计

结论：PLL设计中，VCO用timeaverage模式仿真，NDIV，REFBUF等具有方波输出的数字类电路采用samplede jitter模式仿真更合理

说明一：

timeaverage and sample(jitter) - RF Design - Cadence Technology Forums - Cadence Community

image.png

说明二：

Spectre Tech Tips: Measuring Noise in Digital Circuits - Analog/Custom Design - Cadence Blogs - Cadence Community

image.png

image.png


点赞
收藏 分享邀请 举报

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

Daixishi1988215

  • 11

    周排名

  • 9

    月排名

  • 0

    总排名

  • 2

    关注

  • 2

    粉丝

  • 4

    好友

  • 2

    获赞

  • 0

    评论

  • 71

    访问数
关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 09:39 , Processed in 0.013581 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部