# LVS Runset1

## 设计规则如何描述LVS器件？怎样理解这些规则？

设计规则主要对器件的尺寸、间距以及层次连接等方面提出了要求。例如，会规定器件的最小宽度，以及两个器件之间的最小间隔距离。这些规则的设定，是为了确保芯片在生产过程中，所制造出的电路能够正常运行，且性能稳定可靠。举个例子，要求金属线不能过细，否则在生产时容易出现断裂的情况。

## 版图中如何连接器件？

在版图里，主要借助金属线和通孔（Via）来连接器件。进行设计时，首先要明确电路图的连接需求，然后在版图中用金属线绘制出来，若需要进行跨层连接，就在相应位置设置通孔。比如制作一个反相器，就使用金属线将输入信号连接到MOS管的栅极，不同层的金属线则通过通孔进行连接。

## 什么是connect语句的屏蔽效应？

屏蔽效应指的是，某些连接可以无需进行检查。这是为了提高效率，对于一些不影响整体功能的内部连接，可以设置为不进行检查，这样在进行LVS检查时能够加快速度。

## MIM结构里的Via如何体现屏蔽效应？

在MIM结构中，通过Via连接不同层的金属。当设置了屏蔽效应后，部分Via连接将不再进行检查，仅对重要的连接进行检查。例如，若屏蔽了某些层之间的检查，那么这些层之间的Via就不再予以关注，重点检查关键连接是否正确。

## MOS管的识别层和Pin层是什么意思？

识别层是用于在版图中识别MOS管的特殊图层，它标注出了栅极、源极、漏极等位置。Pin层则是标注器件引脚位置的图层，便于检查连接是否正确。例如，对于一个NMOS管，Pin层会清晰标注出栅极、源极、漏极的位置。

## Property是如何计算得出的？

Property是依据设计规则计算得出的各类参数，如电容、电阻的大小。有专门的公式用于计算，设计软件中也具备现成的算法。例如，计算电容时，将面积、介质厚度和材料特性代入公式即可计算得出。

# LVS Runset2

## Attach语句该如何编写？怎样验证其正确性？

Attach语句用于将器件或网络与版图中的图层进行关联。编写时，需要明确关联的对象以及对应的图层。验证时，可以检查关联是否正确，或者进行仿真，查看电路性能是否符合预期。

## MOS管的nrd、nrs等参数如何编写？怎样验证其准确性？

这些参数需要按照设计软件要求的格式，写入模型文件中。验证时，可以通过制造实际芯片进行测量，或者对比仿真结果与理论计算值是否相近。若相近，则说明参数设置正确。

## 如何通过前后仿真验证LVS runset编写是否正确？

前仿真是基于电路图进行的仿真，后仿真是基于版图进行的仿真。若两个仿真结果相近，则表明runset编写正确；若差异较大，则需要检查runset中是否存在错误。

# LVS Runset3

## 自定义器件和内置器件有何区别？如何编写自定义器件？怎样进行验证？

内置器件是软件自带的，而自定义器件是用户自行创建的。编写自定义器件时，需要明确其功能和参数，并按照软件要求编写模型文件。验证时，可以通过仿真查看性能是否正确，或者制造实际芯片进行测试。

## LAYER QA是什么？为何要检查识别层是否符合must layer和non layer？如何进行自动检查？

LAYER QA是用于检查版图图层质量的。must layer是必须存在的图层，non layer是不能存在的图层。进行此项检查是为了确保芯片在生产过程中能够顺利制造。自动检查时，软件会按照规则扫描版图，若发现问题则会报错。

## LVS检查中的ERC主要检查哪些内容？如何进行自动检查？

ERC主要检查以下内容：

1. 连接是否完整，是否存在断线、短路的情况。

2. 是否违反电气规则，例如电源连接错误。

3. 引脚使用是否正确，是否存在悬空引脚。

自动检查时，软件会扫描版图，若发现问题则会标记出来，提示设计人员进行修改。

## 如何处理LVS检查中的错误报告？

在LVS检查生成错误报告后，首先需要对错误进行分类。部分可能是小的连接问题，例如某个引脚的连接不符合设计规则；另一部分可能是严重的逻辑问题，例如整个模块的连接出现错误。对于小的连接问题，可以通过核对版图和电路图的对应关系进行修正。例如，若错误报告显示某个MOS管的源极连接有误，则需要检查版图中该MOS管源极的金属线和通孔连接是否正确。对于严重的逻辑问题，则可能需要重新评估设计思路，确认电路图的逻辑是否准确。

## 如何提高LVS检查的效率？

可以从多个方面提高效率。首先，合理配置检查参数，例如利用屏蔽效应，将不影响整体功能的连接设置为无需检查。其次，对版图进行分块检查，将大版图划分为若干小区域分别进行处理，从而减少每次检查的数据量。最后，定期清理版图中的冗余内容，如无用的图层和标记，以避免这些内容对检查流程造成干扰。

## 如果LVS检查结果与实际芯片性能存在偏差，该如何处理？

当出现偏差时，应首先分析偏差产生的原因。可能是设计规则未能充分考虑实际生产中的某些因素，例如工艺波动。此时，可以对设计规则进行适当调整，使其更符合实际生产条件。也可能是LVS检查所使用的模型不够精确，这种情况下需要更新模型参数。此外，还可以通过实际芯片测试获取的数据来优化模型，从而提高后续LVS检查结果的准确性。