日志

PLL收藏

热度 5已有 6536 次阅读| 2012-9-18 13:57

说明：本文摘自

http://rt2innocence.net/analog-resources/pll-book-list-and-reference-paper/

PLL 相关资源

PLL相关书籍

Phase-Lock Techniques
FloydL M. Gardner 的《锁相技术》第三版，与之前版本相比增加了关于CPPLL和相位噪声的内容，同时有关于数字锁相环的介绍和PLL异常锁定问题的分析，主要还是偏理论方面的分析

Phase-Locked Loops : Design, simulation, And Applications
Roland E. Best 的《锁相环：设计，仿真和应用》，内容包括analog PLL, Digital PLL 和 software PLL，偏工程应用

Architectures for RF Frequency Synthesizers
Ciero S. Vaucher 的《射频频率合成器架构》，针对锁相环的频谱纯度，建立时间和功耗的要求采用的各种系统结构(如单环，宽带多环和自适应环路)的分析

PLL Performance, Simulation and Design
Dean Banerjee写的关于锁相环的书，对PLL特性（如Spur等）的分析外，主要关于环路滤波器（高阶）参数的设计

CMOS PLL Synthesizers: Analysis and Design
关于PLL频率综合器的书，除了电荷泵锁相环的瞬态分析和行为级仿真以及参考杂散的分析外，还有关于fractional-N 频率综合器的深入介绍，以及采用电容倍增（capacitance multiplier）的环路滤波器的设计方法（国内曾有影印版）

Design Methodology For RFCMOS Phase Locked Loops
Carlos Quemada，Guillermo Bistue 和 Inigo Adin 所著，PLL各模块的分析和设计实例

Monolithic Phase-Locked Loops and Clock Recovery Circuits: Theory and Design
Razavi主编的关于PLL和CDR的IEEE论文集

相位噪声和时域抖动

IEEE Standard Definitions of Physical Quantities for Fundamental Frequency and Time Metrology – Random Instabilities, IEEE Std. 1139-1999.
IEEE标准中关于phase-noise 和 jitter的说明

Understanding and Characterizing Timing Jitter
Tektronix 关于jitter的介绍

Modeling and Simulation of Jitter In PLL Frequency Synthesizers
Designer’s Guide 的关于PLL中jitter的分析以及建模的方法

Estimating Period Jitter From Phase Noise
Silicon Lab：关于由相位噪声计算周期抖动的方法

How to Calculate the Period Jitter σT from the SSCR L(fn) with Application to Clock Sources for High-Speed ADCs
TI paper：关于由相位噪声计算周期抖动的方法

Oscillator Phase Noise: A Tutorial
Thomas H. Lee 关于振荡器相位噪声的总结

A General Theory of Phase Noise in Electrical Oscillators
Hajimiri引入ISF分析相噪的方法，关于对称性问题的讨论以及ISF的近似计算方法

Jitter and Phase Noise in Ring Oscillators
Hajimiri 具体关于环振中的的时域抖动和相位噪声的分析

A Study of Phase Noise in CMOS Oscillators
Razavi 关于环振的相位噪声的分析和总结

Analysis and Design of Low Phase Noise Ring Oscillators
关于环振中延时单元的偏置电流的1/f噪声的上变频对相位噪声贡献的分析，另有其他白噪声和电源/衬底噪声的分析

A Study of Oscillator Jitter Due to Supply and Substrate Noise
关于电源和衬底噪声对环振jitter的影响的分析

Measurements and Analysis of PLL Jitter Caused by Digital Switching Noise
考虑数字开关导致的电源/衬底噪声而对PLL电源的处理方式的分析

Predicting the Phase Noise and Jitter of PLL-based Frequency Synthesizers
来源于Designer’s Guide，Ken Kundert 介绍的关于利用 PSS 以及 Verilog-A 来仿真PLL的相位噪声和时域抖动的方法

Predicting PLL Phase Noise & Jitter with HspiceRF
关于利用 HspiceRF以及 Verilog-A 来仿真PLL的相位噪声的方法

Using Spectre RF Noise-Aware PLL Methodology to Predict PLL Behavior. Accurately
Cadence 较新版本中的Noise-Aware的方法

PLL论文资料

Dennis Fischette’s 1-Stop PLL Center
Dennis Fischette 关于PLL设计的网站，推荐里面的《First Time, Every Time – Practical Tips for Phase-Locked Loop Design》论文，此外网站有关于PLL设计的常见问题汇总

Analysis and Design of Phase-Locked Loops
台大刘深渊教授的PLL讲义，比较经典

PLL Design and Clock/Frequency Generation
Woogeun Rhee 在清华微所的PLL讲义，内容比较多

Fractional/Integer-N PLL Basics
TI技术文档，关于PLL的基本内容的介绍（具体的整数和小数分频锁相环的芯片内部结构框图等）

3rd Order PLL Design – note from CircuitSage
Circuit-Sage提供的关于3阶PLL的环路滤波器（loop-filter）的设计方法

Analysis of Charge-Pump Phase-Locked Loops
关于3阶电荷泵锁相环的z域分析

High-Speed CMOS Circuit Technique
关于TSPC结构的原理的介绍和分析

A High-Speed, Low-Power Phase Frequency Detector and Charge-Pump Circuits for High Frequency Phase-locked Loops
基于TSPC结构的高速PFD的设计

Frequency Limitations of a Conventional Phase-Frequency Detector
关于PFD的复位延时对PLL速度的影响的分析

Fast Frequency Acquisition Phase-Frequency Detectors for GSamples/s Phase-Locked Loops
考虑PFD的复位延时（Missing edge问题）对PLL速度的影响而对电路的改进

Phase Frequency Detectors for Fast Frequency Acquisition in Zero-dead-zone CPPLLs for Mobile Communication Systems
另一种针对PFD复位延时（PFD增益反转）问题的电路改进

Design of high-performance CMOS charge pumps in phase-locked loops
对PFD和Charge-Pump非理想性导致的Reference Spur的计算和各种charge-pump电路结构的分析

Charge pump with perfect current matching characteristics in phase-locked loops
改善Charge-Pump中UP/DN电流匹配的一种方法