日志

OP stability的一个坑

已有 1157 次阅读| 2017-9-27 14:02 |个人分类:design experience|系统分类:硬件设计

当VBPX=VBP0时，会有一个奇怪的pole-zero pair，对AC特性有很大影响。特别是P3/P4的面积很大时。估计是通过P3/P4的CGD coupling到VBP0，组成了一个loop。

原来在做cascode OP时，cascode管的Gate的decoupling电容不够大，也会影响AC特性。

另外，CHOP开关的阻抗和寄生也会对stb产生影响。接成具体integrator或close loop amplifier时，接的不同的负载也会产生extra poles and zeros。例如，接成cyclic ADC的X2 OP时，会有一个零点。共模电压用电阻产生时，稳压电容用MOS管做会有一对奇怪的pole-zero pair，对stability影响不大，但是会对UGB有影响。

此类问题在设计时都要足够注意，出现与计算不符的现象时需要先排除这些因素。