日志

FPGA verilog 实现sobel 算法

已有 1257 次阅读| 2017-8-25 16:23 |个人分类:图像|系统分类:硬件设计

顶层模块sobel

http://www.cnblogs.com/laokai/archive/2011/12/28/2305472.html

收藏分享邀请举报

全部作者的其他最新日志

• 奇数分频-3分频/5分频
• 如何使用SignalTap II觀察reg與wire值?
• 一次性认清UART、RS-232、RS-422、RS-485的区别

发表评论评论 (1 个评论)

回复 qjx10999 2017-8-25 16:28: http://www.cnblogs.com/laokai/archive/2011/12/28/2305472.html

qjx10999

关注TA
加好友
联系TA
留言打个招呼发消息

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
1
好友
0
获赞
1
评论
903
访问数

下载奖励300信元！全球领先系统 IP 提供商SoC设计资料包: 奖励300信元！片上网络 (NoC) 互连和末级缓存 IP 如何优化 SoC 设计

查看 »

GMT+8, 2025-1-31 08:16 , Processed in 0.022515 second(s), 16 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

qjx10999的个人空间 https://blog.eetop.cn/1363095 [收藏] [复制] [分享] [RSS]

日志

FPGA verilog 实现sobel 算法

全部作者的其他最新日志

发表评论评论 (1 个评论)

qjx10999

0

0

0

0

1

1

0

1

903

站长推荐 /1

qjx10999的个人空间 https://blog.eetop.cn/1363095 [收藏] [复制] [分享] [RSS]

日志

FPGA verilog 实现sobel 算法

全部作者的其他最新日志

发表评论 评论 (1 个评论)

qjx10999

0

0

0

0

1

1

0

1

903

站长推荐 /1

发表评论评论 (1 个评论)