444963809的空间 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

444963809的个人空间 https://blog.eetop.cn/351257 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

444963809

统计信息

已有 207 人来访过

积分: 2123
资产: 2123
发贴收入: 155
推广收入: --
附件收入: 2052
下载支出: 229
好友: --
主题: 6
日志: 6
相册: --
分享: --

现在还没有相册

现在还没有记录

暂无资料项或无权查看

查看全部个人资料

现在还没有动态

后仿真是否必需 2011-10-27: 后仿真能否被形式验证 (Formal Verification) 和静态时序分析（ Static Timing Analysis ）所取代 ...; (2997)次阅读|(0)个评论

[转]Output Minmum Delay的计算 2011-08-25: 特权同学在《深入剖析IO 约束》一文中提出了对 Altera 官方基础教程里给出的 Output Minmum Delay 计算的不同看法。同时也和 riple 兄进行了一番 ...; (2598)次阅读|(0)个评论

数字电路设计入门(fpga/asic)（转） 2011-08-04: 直接说正题，帮助一下刚刚入门的朋友们，也算是学习IC设计的一个总结吧。一、首先要知道自己在干什么？ ...; (3815)次阅读|(4)个评论

IC流程 2011-07-06: 总的IC流程： 1 结构及电气规定。 2RTL 级代码设计和仿真测试平台文件准备。 3 为具有存储单元的模块插入 BIST(Design For test 设计 ) 。 ...; (2925)次阅读|(0)个评论

IC design books 2011-06-20: IC design books No.1 Writing Testbenches , Functional Verification of HDL Models by Janick Bergeron本书主要以HDL（verilog/vhdl）为例，详 ...; (980)次阅读|(0)个评论

后端设计流程[转] 2011-05-21: 后端设计流程 ASIC/SoC后端设计作业流程剖析 Toshiba(美国) 秦晓凌 Trident(上海) 潘中平关键词 place route D ...; (2376)次阅读|(0)个评论

留言板全部

zlcetc30 2011-10-28 22:42: 学习了

查看全部

现在还没有好友

最近访客

现在还没有访客

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:38 , Processed in 0.014779 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部