现在还没有相册
现在还没有记录
现在还没有动态
- 环境配置经验总结 2023-02-16
- Quartus+Gvim+modelsim环境配置详见MDY教材，这里不细说 平时用vscode写verilog，如何配置环境详见： https://blog.csdn.net/qq_38376586/article/details/125 ...
- verilog零散知识点记录（更新中） 2022-10-29
- 时序逻辑用“ <= ”，组合逻辑用“ = ”；其他情况不存在。 使用 always 设计的信号都定义为 reg 型，其他信 号都定义为 wire 型。 ...
现在还没有主题
最近访客
2024-11-20
/2 
eetop公众号
创芯大讲堂
创芯人才网