现在还没有动态
- NAND Flash data array c-module 2025-02-07
- NAND Flash 的data array 区域规模巨大，用verilog 建模，通常只是一个simple data module。 仿真效率不高，费时。 没有data cell 的vt 变化参数。 ...
- verification env demo v4 2021-04-07
- 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境, 放上demo V4 版本，目前验证环境是完整形态。 感兴趣的可以联系： emu_helper@aliyun.com ...
- verification env demo v3 2020-09-30
- 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境, 放上demo V3 版本，加入了 后端 monitor 组件，具体请见附件。 感兴趣的可以联 ...
- verification env demo 2020-08-08
- 最近和朋友写了一个c++ 与 system verilog 联合仿真的环境，这里放上一个demo： demo.zip 把验证组件连接部分封装到c++ lib里，简化了组件间的连接关系。 ...
- 合作验证环境搭建 2020-03-11
- 为芯片设计团队建立数字验证平台。 System Verilog ENV UVM ENV 高效，方便使用。 简洁，易于维护。 灵活，方便功能扩展 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网