axpro的个人空间 http://blog.eetop.cn/424254 [收藏] [复制] [分享] [RSS]

日志

基于FPGA的高性能SHA1加密IP

已有 346 次阅读2018-12-12 22:02 |个人分类:交流共享|系统分类:芯片设计

SHA1 Encryption IP

SHA1加密IP完全兼容消息摘要算法SHA1的实现。

Core可以接收长达264-1 bits的消息长度,按照512-bit大小对消息进行分块处理,并对不足512-bit的消息结尾进行补位以及消息长度值的添加,计算结果是产生160-bit的消息摘要。

Core采用AMBA AXI4-Stream数据接口,非常易于被使用和集成。Core可以脱机、独立运行,释放CPU的数据加密密集任务量。

 

内核特性:

1.      符合NIST.FIPS.180-4标准

2.      消息大小最大可达264-1 bits

3.      512-bit高速数据通路,内核只需要80个时钟周期来处理512-bit的数据分块

4.      易于集成的同步,可综合Verilog设计

5.      通过完全验证的SHA1 IP

 

对外接口:

1.      标准的AXI4-Stream数据总线

 

性能指标:

1.      加密吞吐率大于1.6Gbps@250MHz内核时钟

 

资源使用(XCKU115为例):

1.      LUTs2280FFs2750

 

可交付资料:

1.      详细的用户手册

2.      Design FilePost-synthesis EDIF netlist or RTL Source

3.      Timing and layout constraintsTest or Design Example Project

4.      技术支持:邮件,电话,现场,培训服务

 

联系方式:

Emailneteasy163z@163.com

 

SHA1 Encryption IP Block Diagram

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /2 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-7-19 07:48 , Processed in 0.037259 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部