bearlin12的个人空间 https://blog.eetop.cn/1674463 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

版图笔记(1)

热度 97已有 109954 次阅读| 2019-6-19 09:21 |个人分类:版图笔记|系统分类:芯片设计| 版图、笔记

芯愿景导入电路

① Cadence下:

FileExportEDIF 200...Browe选择文件Output File 改名OK

导出edif out后叫经理导入到共享,再从共享拉到桌面。

② ChipAnalyzer下:

文件导出EDIF 200网表格式。

D/Chiplogic Family/ChipAnalyzer/Bin下找到导出的网表文件。

D/Chiplogic Family/ChipMaster/Project下复制多一个analogLib1,再建多一个数字电路的文件夹,只要Symbol

③ ChipMaster下:

新建单元库导入***.out文件删除多余单元再导入***.edif文件打开顶层文件。

设置顶层文件(右键设置为顶层文件)电路显示线网列表窗口全选后右键自动标号化长引线...填写引线长度阈值回到顶层文件调整间距导出EDIF 200放到共享上叫经理导入Cadence

(去掉提图中的悬空线头:工具选项单元数阈值:0

④ Cadence下:

导入EDIF 200

设置点亮线加粗

CIW窗口的ToolsDisplay Resource Manager...EditLayers下选LSW分别设置y1 drawing,y2 drawing,y3 drawing……的Line Style

查找单元器件(电路)

EditSearchFinal

长出nplus\pplus(铝栅)

(先画上area层)VerifyDRC设置Rules File文件(gate.rulOK

加载技术文件

ToolsTechnology File Manager...Attach...

回原点

EditotherMove Origin

基于DraculaLVS

① 建立文件

单独建一个run LVS文件夹,在这个文件夹里导入版图的***.gds文件;电路的***.cdl文件;复制好规则文件***.lvs

① vi ***.lvs改写两项

PRIMARY=版图文件名;

INDISK=版图文件名.gds

② LOGLVS

Cir netlistcdl文件名)con ...(电路名)xPDRACULA/g ***.lvs/fjxrun.com

③ vi lvs.lvs(打开lvs文件,检查错误)

查找DraculaLVS错误

① ToolsDracula Interactive,会出现DRCLVS工具栏

② LVSSetup...

③ Dracula Data Path中输出LVS的路径,会跳出View LVS选项卡

*Dracula修改版图后可直接jxrun.comLVS,修改电路需重新开始跑LVS

制成cell

EditHierarchyMake Cell...

打散cell

EditHierarchyFlatten...

切角

EditOtherModify Corner...chamfer(角)

进入模块编辑

Shift+X 退出:shift+B

看到总模块的情况下编辑指定模块

X 退出:shift+B

生长层

CreateLayer Generation...在这层的基础上 GROW BY距离 =需要生长层

全范围缩小增大

EditotherSize设置Size Value

电容算法

电阻算法

取消查看DRC错误

VerifyMakesDelete All...OK

Library Manger分类

勾选Show CategoryCategory下建TOP

从其他路径下加载Library

Library ManagerEditLibrary PathOKEditAdd Library选择LibrarySave AS

环线

createMultipart PathF3

Subrectangle:(中间孔的设置)

Layer:cont

Begin offset-0.3(孔到包围线顶部距离)

End offset-0.3(孔到包围线底部距离)

Width0.8(孔的宽度) Length0.8(长度)

Space1.2(孔与孔的距离)

Separation-1(孔中心到环中心线的距离,多排孔改这个距离即可)

Gapminimum

Fustification:center(中心对称)

Enclosure Subpath:(外包层设置)

Layerpplus

Begin offset0.5 Enclosure-0.5

End offset0.5

Applysave.Template

版图里查找标号

(要有text层!)

Shift+SSearch for: labelAdd Criteriatext==标号勾选Zoom To FigureApply或者next

识别线名

(在Dracula LVS时)View LVS选中线Cursor Pick

Library里移除或引进的Library

(只看不见,不删除!)

Library Manager下的EditLibrary PathOK选中其中一个LibraryEditRemove Library Definition

替换电阻电容(电路)

Library Manager下复制analogLib的电阻电容。

CIW下:ToolsCDFEditCDF TypeBaseBrowse选择复制到的Library下的电阻电容下拉到Simulation InformationEditChoose SimulatorauCdl修改Malel Name

Pcell基本操作

添加图层:LSWEditSet Valid Layers...Stretch dgþOK

版图窗口下:ToolsPcellStretchStretch in XX方向拉伸)、Stretch in YY方向拉伸)、Qualify(指定对象)、Modify(修改)、Redefine..(重新定义)】

Stretch in X——沿X方向拉伸(垂线)

Stretch in Y——沿Y方向拉伸(横线)

查看:PcellParametersSummarize

修改:PcellStretchModify选择Stretch线进行修改

保存:PcellCompileTo Pcell或点保存

查看版图里的库

Shift+T

查找版图DRC错误

VerifyMarkersFind...勾选Zoom To Markers

版图复制Layout里自动变换成当前Library

复制LayoutTo下的Library改成目标Library勾选Copy Hierarchical Update InstancesOKOverwirte All(覆盖)或Fix Erros(命名)OK

修改Netlist

搜索:/NP(大写N向上翻,小写n向下翻)查找所有NP%/NP/PM/gwq

range 指范围,1,7指第一行至第七行,1,$指从第一行至最后一行,就是整篇文章, 也可以%代替。%是目前编辑的文章,#是前一次编辑的文章。

pattern 指要被换掉的字串,可以用regexp来表示。

string PatternString所取代

c Confirm,每次替换前询问

e 不显示error

g globe,不询问,整行替换前询问

i ignore不分大小写。

LVS跳线设置

LVS OptionsConnect勾选Connet nets with...(:)

打开Calibre运行LVSDRC

/home/lcm 0315Vi .bashrc复制/user/local/eda/……/license.dat/home/lcm0315回车运行

华润工艺转换方正工艺

在做好的Library下:cell复制cell_copy打散cell_copyT2改成A2新建Library再复制打散的cell_copy到新Librarycell_copy上生长gate.rul(最好单独一层)DRC根据错误,在原Librarycell里改错再重复转换步骤,如此往复,直到修改完成。

64

点赞

刚表态过的朋友 (64 人)

发表评论 评论 (39 个评论)

回复 CmosLgh 2019-6-22 16:22
感谢前辈分享layout心得,我常来学习哈!
回复 豆珠程 2019-7-9 22:42
多谢
回复 豆珠程 2019-7-9 22:45
电容和电阻算法看不到
回复 bearlin12 2019-7-10 09:00
豆珠程: 电容和电阻算法看不到
可能我权限不够,传上去的图片显示不了。
回复 吹泡泡的小鱼 2019-7-12 18:16
不错
回复 账户已登录 2019-7-18 11:21
感谢分享,谢谢
回复 baihushan 2019-9-4 14:41
高端,可惜我不是搞IC的,看不懂啊
回复 @@@12 2019-9-18 11:01
感谢前辈分享layout心得,我常来学习哈!
回复 徐敬昊 2019-9-25 11:30
阔以阔以很棒!
回复 haoren007 2019-10-26 10:00
为一个乐于分享的人点赞,祝愿你的职业生涯辉煌无比。
回复 千雪 2020-2-20 18:57
学习了
回复 Matin_ 2020-3-5 23:20
已收藏,谢谢大神。
回复 胡彤 2020-4-29 10:53
感谢楼主分享
回复 长安归故里 2020-5-13 17:01
感谢分享,谢谢
回复 牛海领 2020-6-26 09:37
请问怎么关注博主呢?
回复 出来打篮球 2020-6-30 00:33
感谢楼主分享
回复 CmosLgh 2020-8-31 11:26
从工艺库调入一个模块的版图,我想把整体打散后修改某一小部分,但是不想全部层打散,想保持模块中各个MOS管等器件是一个整体,怎么操作呢?
还有Flatten菜单中 one level 和 displayed levels 各是什么意思呢?
请版图帮我解答下,谢谢呢!
回复 new_bird 2020-9-29 09:48
赞一个
回复 李玉彬 2020-10-9 21:40
感谢前辈
回复 ICczw 2020-10-11 19:12
感谢
12下一页

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 8

    总排名
  • 2

    关注
  • 515

    粉丝
  • 225

    好友
  • 251

    获赞
  • 133

    评论
  • 58914

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-19 12:32 , Processed in 0.025770 second(s), 16 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部