现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
现在还没有主题
-
- 荒何
- 多谢，再麻烦问下，这个具体该怎么加呢
voiluce: 抱歉刚刚才看到。
这个是clock path 上的logic path 不唯一，需要在合适的mux 加上 case analysis
-
- 荒何
- 博主，请问下我在综合的时候出现了好多这样的警告，这个该怎么解决呀？我忽略掉布局布线完lvs出现了好多浮空线和端口的问题，是不是这个问题导致的呢？ Warning: A non-unate path in clock network for clock 'module_mode0_inst_tb_clk_9' from pin 'module_mode0_inst_tb/mode0_clk_gen_inst/U86/Z' is detected. (TIM-052) Warning: A non-unate path in clock network for clock 'module_mode0_inst_tb_clk_9' from pin 'module_mode0_inst_tb/mode0_clk_gen_inst/U86/Z' is detected. (TIM-052) Warning: A non-unate p ... ...
-
- 荒何
- 博主，我这是tcbwp7t的库，请问下我在创建power straps时，用的命令是 create_power_straps -direction vertical \ -configure step_and_stop \ -nets {VDD VSS} \ -layer METAL4 \ ... ...
-
- 荒何
- 请问博主，我在dc综合时，出现了好多这样的警告我、提示没有驱动线和负载，这些问题该怎么处理？另外警告中提到的C891这个名字对应的cell是什么，该怎么去查看？
Warning: In design 'cic_filter_1_z__1_7', cell 'C891' does not drive any nets. (LINT-1)
Warning: In design 'cic_filter_top', net 'u_cic_filter_mode0/filter_node4[48]' driven by pin 'u_cic_filter_mode0/u_cic_filter_hr_1/y_o[48]' has no loads. (LINT-2)
/1 
eetop公众号
创芯大讲堂
创芯人才网