现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- 设计公司自己设计IO，需要fab提供什么信息？
- 40nm工艺中，1.1V CORE电压使用的powerclamp中泄流管，直接用普通core管就可以吗？
- 一个典型的使用RC频率触发的powerclamp的vt1，vt2，Ron1，Ron2参数指什么意思呀？
- 进行GPIO最大工作频率仿真时，应该主要以什么标准来判断最大频率？
- IO设计中，MOS的gate接到电源或地的做法。
- 关于GPIO中voh，vol，vih，vil这几个指标如何定义的问题？
- 求一份完整的40nmll工艺的PDK，需要包含IO，Memory等foundationIP。
- 想求助一下，不同fab厂40LL工艺下的ESD silicon data会有很大差距吗？
- 求助大佬GPIO中Failsafe参数是什么意思？
- 金属宽度对ESD泄放能力评估
现在还没有好友
最近访客
4 天前
4 天前
2025-02-12
2025-02-11
2025-02-11
2025-02-11
2025-02-07
2025-02-07
2025-02-07
2025-02-06
2025-02-06
2025-02-06
2025-01-26
2025-01-26
2025-01-23
2025-01-23
2025-01-09
2025-01-08
/1 
eetop公众号
创芯大讲堂
创芯人才网