现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- 求T12nm工艺库及配套Foundation-IP（GPIO/STDCELL/ESD等）
- ADE Assembler仿真时，不同的test如何对应到不同的corners仿真？
- 想要建立一套latchup的design rule，需要做哪些testkey？
- IO环可以摆两圈甚至三圈吗
- RCCLAMP就是一种power IO吗？
- 在对RCclamp下TSK时，通常要做哪些split呢？
- 关于对GPIO K库中three state disable arc出现的问题。
- 设计公司自己设计IO，需要fab提供什么信息？
- 40nm工艺中，1.1V CORE电压使用的powerclamp中泄流管，直接用普通core管就可以吗？
- 一个典型的使用RC频率触发的powerclamp的vt1，vt2，Ron1，Ron2参数指什么意思呀？
现在还没有好友
最近访客
昨天 11:06
昨天 10:59
2025-07-03
2025-07-02
2025-07-01
2025-06-30
2025-06-30
2025-06-30
2025-06-30
2025-06-23
2025-06-19
2025-06-10
2025-05-30
2025-04-23
2025-04-22
/1 
eetop公众号
创芯大讲堂
创芯人才网