现在还没有相册
现在还没有记录
现在还没有动态
- Design Rule 相关介绍 2011-03-07
- Design Rule 相关介绍 本篇介绍的design rule只针对 CMOS 技术。画版图时需要按design rule的要求来操作，所以 也就有我们常提到的DRC（design rule check）， ...
- 如何成为一位杰出的工程师 (How to be a Star Engineer ) 2011-02-25
- Robert E. Kelley, Carnegie Mellon University (Robert E. Kelley, "How to be a star engineer," IEEE Spectrum, pp. 51-58, Oct. 1999.) ...
- Calibre经典教程和看LVS的错误报告的方法[二] 2011-02-24
- 5 ． Report 中最重要的部分―― INCORRECT NETS 部分： Report 中， ...
- Calibre经典教程和看LVS的错误报告的方法[一] 2011-02-24
- 看calibre lvs 错误报告的方法 1. Report 开头部分的 Warning 和 Error 信息 （因为出现 Warning 和 Err ...
- 学verilog的可以好好看看！ 2010-05-24
- 规范很重要 工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是 ...
- RTL设计推荐的各步骤 推荐工具 适合VHDL verilog 2010-05-24
- 初学EDA时候，大家都在找工具而烦恼，有些工具不是没有license 就是不会设置，要不就是不会用，还担心这个以后有人用么？ 所以，我 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网