现在还没有相册
现在还没有记录
现在还没有动态
- ISE中Xilinx全局时钟系统的设计 2014-04-19
- 在使用 QuartusII 设计 Altera 的 FPGA 时，对于时钟的考虑一般很少。我们想得到一个固定频率的时钟，无非就是将晶振从某个时钟管脚输入：若晶振频率即 ...
- 关于FPGA异步时钟采样--结绳法的点点滴滴 2014-04-02
- 一 . 典型方法 典型方法即双锁存器法，第一个锁存器可能出现亚稳态，但是第二个锁存器出现亚稳态的几率已经降到非常小 ...
- FPGA异步时钟设计中的同步策略 2014-04-02
- 1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特 ...
- (转帖) 如何使用Debussy與ModelSim做Co-Simulation 2014-03-21
- Abstract 本文介紹如何使用Debussy與ModelSim做Co-Simulation，並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。 Introduction 使用環境：De ...
- modelsim脚本文件的编写 2014-03-18
- 第一章 ModelSim介 绍 本指南是为 ModelSim5.5f版本编写的，该版本运行于UNIX和Microsoft Windows 95/98/Me/NT/2000的操作系统环境中。本指南覆盖了VHDL ...
- Modelsim+Debussy for VHDL 2014-03-13
- 1 安装 1.1 Modelsim 安装 Bulb64 中找到安装程序，按提示安装即可。（ 注意：安装目录尽量没有空格 ） 。 1.2 ...
现在还没有好友
最近访客
现在还没有访客
/1 
eetop公众号
创芯大讲堂
创芯人才网