现在还没有相册
现在还没有记录
现在还没有动态
- JPEG2000 FPGA IP开发后记 2022-12-07
- 在去年的一个视频处理类重点项目中，需要使用到一个15-20倍左右的视频编解码算法，同时处理处理延迟有比较严苛的要求，整系统的处理延 ...
- Xilinx的DDR3控制器接口带宽利用率测试 2012-10-17
- 对于DDR3的使用，相信大家都不会陌生。由于高带宽、大容量、廉价的特点，DDR3（颗粒或DIMM）常应用于存储数 ...
- 跨时钟域时序约束 2012-05-23
- 在一个FPGA设计中，一般都是有多个时钟域的。如何对两个时钟域之间的异步路径进行约束，才能即保证设计的正确性和可靠性 ...
- Pack Into IOBs 2012-04-12
- 为了保证FPGA输入输出接口的时序，一般会要求将输入管脚首先打一拍再使用，输出接口也要打一拍再输出FPGA。将信号打一拍 ...
- 跨边界综合 2012-04-11
- 一.跨边界综合概述 一个HDL顶层设计一般是由若干个一级模块组成，而一级模块又可能包含若干个二级模块，每一级模块都可能 ...
- Verilog/System Verilog学习笔记 2012-04-06
- 专题一： Verilog 学习笔记 现在网络上能搜集到大量的 Verilog学习资料，同时市 ...
-
- 蓝冰01
- 您好，我是猎头，目前在帮国内知名无人机生产商寻fpga工程师一职，想跟 您介绍下，希望能跟您取得联系，您可以加我QQ903242750，或者私信您的联 系方式给我，期待您的联系
-
- 蓝冰01
- 您好，我是猎头lesley，目前在帮国内知名无人机生产商寻找FPGA工程师的职位想跟您介绍下，希望能跟您取得联系，您可以加我QQ903242750，或者私信您的联系方式给我，期待您的联系
-
- shayanyuyu
- 您好，我是猎头lesley，目前有一个FPGA工程师的职位想跟您介绍下，希望能跟您取得联系，您可以加我QQ903242750，或者私信您的联系方式给我，期待您的联系
-
- lining7935504
- 你好！ 请问你的邮箱是什么？可以联系下你么？
-
- xmouse
- 你好！久仰大名！我目前在用ISE14.x的MIG做DDR3控制器，有问题请教你。希望用QQ交流，我的QQ是410615950。谢谢！
-
- 0612204381
- 你好,我是大连理工的一个研究生,我做的方向是fpga方面,能不能知道你的qq号,我想问你一些关yuaspi通信方面的问题可以吗?谢谢,我的qq是296945456,非常感谢
-
- bird2
- 您好，我是一名在校大学生，正在学习GTX/GTP这部分，结果一头雾水，能否参考一下您的verilog代码？谢谢了。
birdbird1117@126.com
2012-05-18 19:21:48
GTX一般是不需要我们自己写代码的，比如你用到一个XAUI接口，在XAUI Core会包含对GTX的例化。你可以生成一个XAUI Core来学习GTX的使用。
-
- yxl2854
- 你好，可以参考你的CRC源码吗，我最近也在为这个纠结呢，我的邮箱：yexiaolong_2854@163.com，谢谢了。
2012-03-08 00:41:13
您好，现在还需要吗？前一段时间登陆博客。
现在还没有好友
最近访客
2024-11-09
2024-11-04
/1 
eetop公众号
创芯大讲堂
创芯人才网