ycy的空间 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

统计信息

已有 167 人来访过

现在还没有相册

现在还没有记录

现在还没有动态

时钟3分频电路 2010-04-25: module clk_3_odd (clk,reset,clk_out); //占空比为50％ input clk, reset; output clk_out; reg state; reg clk1; pa ...; (969)次阅读|(0)个评论

现在还没有留言

现在还没有好友

最近访客

现在还没有访客

GMT+8, 2024-11-25 00:16 , Processed in 0.013854 second(s), 13 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

ycy的个人空间 https://blog.eetop.cn/561763 [收藏] [复制] [分享] [RSS]