现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- 请教大佬在时钟路径上，时钟从MUX的S端到Z端是否正确？
- 给LS的VDD1p2设置了4个孔的ndr，但是route之后只用了2个孔，这是有什么没设置上吗？
- 问下Place阶段module不散，CTS个别stcell跑远了？
- 问下关于block in2reg hold检查问题？
- 捕获时钟是主时钟的2分频。如果算setup，是否能用2T去算timing？
- 问下place阶段时钟是理想的，工具是怎么修setup vio的？
- 求DRC检查float gate的DRC规则写法
- lvs float gate问题
- inn解决时序violation，导入PT打开si分析后，有大量时序violation
- 将已经被设置了false path的路径解除。
/1 
eetop公众号
创芯大讲堂
创芯人才网