现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- 求助这样多个信号的pwl怎么用，在cadence加激励总报错
- cadence修改子电路cell的symbol形状引脚位置改变，怎样使上级电路引脚连线自动跟随
- 两个前仿网表怎样搭lvs验证一致性呢
- serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序
- 工艺制程真的是最小沟道长度吗？28nm制程28代表什么呢？
- 模拟ic，是工作经验重要还是研究生学历
- 求助，spectre仿真后仿网表，testbench网表只有顶层模块，outputs选不了内部节点电压
- 分享一篇数模混合的LDO论文，尝试实现了一下，仿真结果很怪，求助各位大佬
- 现在主流的capless LDO架构都有哪些呢，有哪些经典论文可以参考学习吗
- 轨到轨的增益问题
/2 
eetop公众号
创芯大讲堂
创芯人才网