现在还没有记录
现在还没有动态
现在还没有日志
- 请问Native器件有什么优点以及缺陷，一般的应用场景是？
- 轨到轨斩波运放仿真失调的方法哪种是正确的？
- virtuoso启动以及calibre集成遇到问题。
- 全差分运放的设计疑问
- 最近突然有个疑问：level shift的结构以及尺寸是如何选择的？它需要验证什么性能呢？
- 为什么DAC着重注意SFDR性能？我有以下想法
- 关于AD/DA的动态性能参数的简单理解
- 请问验证DAC的动态性能的时候，跑tran，需要加noise的，noise的频率一般怎么确定？
- 如何将PR后的模块集成到TOP，或转为schematic
- 使用virtuoso仿真验证电流舵DAC的动态性能参数（SNR、SDNR、SFDR、ENOB、THD等）
-
- 13634580875
- 您好，ahdilib库里面的仿真模型（model libraries）在哪找
-
- 以前是以前
- 大佬，我的12位电流舵DAC的思路是，低5位二进制码，中间3位是分裂码，3-5分裂译码，高4位是4-15温度译码，满量程输出电流是1ma，最大的单元电流源电流大小是256LSB=74.93u,但是我感觉管子的尺寸，满足不了最大的电流，如果我的1LSB=0.244u，最大的单元电流就是74.931u，到了管子的最大W，只有50+u，这种怎么处理啊，使用Pmos的cascode结构
-
- nifengdaodi
- 您好，在这个帖子下面看到了您的回答，https://bbs.eetop.cn/thread-957448-1-1.html。想问您一下，ahdILib库里面的理想adc，也就是adc_8bit_ideal，输出如何控制是1111 1111 还是0000 0000 等等。我需要用它控制开关的开启和闭合。
/1 
eetop公众号
创芯大讲堂
创芯人才网