现在还没有相册
现在还没有记录
现在还没有动态
现在还没有日志
- SD ADC需要考虑INL DNL吗？
- 多条反馈网络包含电阻电容串并联的应用，运放应该怎么设计
- class AB 线性跨导环中的mos管Vds太大导致电离碰撞使得稳定性仿真相位奇怪变化的原因？
- csmc0.18工艺流片流整个wafer不是mpw大概需要多久能回来
- 请求版主删除此贴，谢谢
- 请求版主删除此贴，谢谢
- PID电路对运放的性能要求要怎么考虑，增益，GBW,SR等
- 需要设计一个GBW为1GHz，开环增益为100dB的运放，负载为2pF，要求是轨到轨输出，1.8V VDD
- SMIC18 MIM电容CC寄生特别大（pF量级）是什么原因？
- 后仿真出现irun: *E,ELBERR: Error during elaboration (status 1), exiting.错误导致后仿中止是什么问题？
-
- gtfei
- kelpait : 是这样的，我最近在跑一个电路的动态范围(DR)。我对比了一下pss+pnoise的方式和transnoise的方式，主要困惑点在于，对于pnoise而言是基于pss或者是说类似与DC的 ... 你可以选择两者结合的方式，利用pnoise方式设计优化低频噪声，从而保证chop对低频噪声的抑制，再使用trannoise进行瞬态上的优化，如果你关系低频的噪声，最好挂一个时间较长的仿真做fft分析，也就是仿真时间久点，但是看了心里有底。至于注入和馈通之类的相对高频噪声，trannoise就能解决。 一般来说pnoise分析得到的是相对稳态，还是以trannoise为主，噪 ... ...
-
- gtfei
- kelpait : 请问你仿真过带chop的电路的噪声吗？是用pss+pnoise的方式吗？还是transnoise的方式，两者相差大吗？ 带chop后的电路噪声一般使用pss+pnoise进行仿真，这个是定量的计算噪声贡献，而trannoise主要是瞬态后对输出进行fft分析，看噪声频点，对应SNR计算，两者其实并不好直接数值对比，但是性质是一样的，如果pnoise噪声降低，SNR肯定是升高的。目前做过的开关电容积分器在chop后SNR性能反而会下降，主要是时序构建比较麻烦，在chop切换过程中引入的注入噪声比较大。 ... ...
/2 
eetop公众号
创芯大讲堂
创芯人才网