现在还没有相册
现在还没有记录
现在还没有动态
- 时隔10年 我又回来了 2020-02-20
- 差不多5年不做技术了，现在又回来了。
- (转载)参数定义 2010-10-13
- verilog参数的问题，记录如下： `define： 可以跨模块的定义； parameter： 本module内有效的定义，可用于参数传递； localparam： 本module ...
- (转载)设计可综合状态机的指导原则 2010-09-30
- （1）独热码 因为大多数FPGA内部的触发器数目相当多，又加上独热码状态机（one hot state machine)的译码逻辑最为简单，所以在设计采用FPGA实现的状态机 ...
- (转载)高速环境下的状态机设计和优化方法 2010-09-30
- 通过减少寄存器间的逻辑延时来提高工作频率，或通过流水线设计来优化数据处理时的数据通路来满足高速环境下FPGA或CPLD中的状态机设计要求。本文给出了采用这些 ...
- (转载)verilog中对inout信号的处理 2010-09-17
- 芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在 ...
- (转载)verilog 语句可综合vs不可综合 2010-09-14
- 1）所有综合工具都支持的结构： always，assign，begin，end，case，wire，tri，supply0，supply1，reg，integer，default，for，function，and，nand，or， ...
现在还没有好友
最近访客
现在还没有访客
eetop公众号
创芯大讲堂
创芯人才网