设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

设计心得| 学习心得|

分享 Cordic的三角运算的硬件实现 – 流水线结构: weiqi7777 2013-12-28 23:34; 上一篇文章中，用的是组合逻辑加一级寄存器来实现 cordic 的三角运算。虽然，是可行的。但是在实际中，由于组合逻辑计算单元的延迟较大，造成系统的运行最大时钟频率不高。因此就不能高速的处理。而流水线结构，就是将有较大延迟的组合逻辑，分解成几个延迟小的组合逻辑。这样的话，可以大大提高系统 ...; 个人分类: 设计心得|2777 次阅读|0 个评论

分享 cordic 三角函数的硬件实现（二）组合逻辑实现: weiqi7777 2013-12-26 17:15; 接着上篇的分析。接下来就是编写代码： module cdcd #( //输出cos和sin的位宽 //最高位为符号位，剩下6位为数据位 parameter W = 17, //输入的角度采用16位表示 ...; 个人分类: 设计心得|1897 次阅读|0 个评论

分享 cordic 三角函数的硬件实现（一）组合逻辑实现: weiqi7777 2013-12-26 17:03; FPGA 实现三角函数利用 cordic 算法之前，有简单介绍过 cordic 算法。 Cordic 算法是利用迭代的方法，来计算一些复杂的数学运算。在本讲中，利用 cordic 算法实现三角函数。从上图中，看出 ...; 个人分类: 设计心得|2671 次阅读|1 个评论

分享 FPGA实现FIFO: weiqi7777 2013-12-24 21:56; FIFO 队列是一种数据缓冲器，用于数据的缓存。他是一种先入先出的存储器，即最先写入的数据，最先读。 FIFO 的参数有数据深度和数据宽度。数据宽度是指存储数据的宽度。深度是指存储器可以存储多少个数据。 FIFO 队列有两个标志位。一个满和一个空标志位。分别表示 FIFO 是数据写满 ...; 个人分类: 设计心得|8804 次阅读|2 个评论

分享用FPGA产生正弦信号: weiqi7777 2013-12-23 23:45; 正弦信号，是一个模拟信号。而 FPGA 只能产生数字信号。因此需要用 DA 将数字量转化为模拟量。这里采用 modelsim 的模拟波形显示，就不需要 DA 模块了。产生正弦信号的方法有很多，这里用的是查找 rom 的方法，产生正弦信号。正弦信号，是一个介于 -1 和 1 之间的模拟量。而正弦信号是 ...; 个人分类: 设计心得|16204 次阅读|0 个评论

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-28 00:52 , Processed in 0.019091 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部