日志
- 分享 FSM-based Digital Design 实例: 串行发送器状态机
- 根据书中讲解，用 Verilog 实现了功能，经过简单的仿真，状态机可以正常工作。 文章附图摘自《 FSM-based Digitial Design Using Verilog HDL 》 1 系统框图 状态机控制下将计数器的数值并行加载到移位寄存器中，并串行发送出去； 2 状态转移图 3. fsm ...
- 分享 single pulse generator
- 最近看了看 FSM based Digital Design using Verilog HDL, 根据Frame. 1.11的状态转移图写了一个module; module one_pulse(//input clk,s,rst_n, //output P,L); input s; input clk; input rst_n; output P; output L; reg state; reg next_state; // always @(*) begin case( ...
- 分享 同步FIFO的空满检测
- 试了一下，好像基本功能是OK的。深度为8 parameter DATA_WIDTH = 8 ; parameter DATA_DEPTH = 8; ...
/1 
eetop公众号
创芯大讲堂
创芯人才网