设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

Memory/存储器件应用| BUG跟踪公布| 编码技巧| 解读XILINX FPGA| 资讯共享| 学习心得|

分享提高时序和FPGA资源利用率的小技巧: lucien_1986 2012-3-8 00:42; 1.如果一个信号是由多个信号经过复杂的组合逻辑和时序逻辑产生的，那么应该将组合逻辑比较均匀的分布在各个reg变量前。不应当造成某些reg前面LUT里面没有组合逻辑，而另外一些reg前面的LUT里面组合逻辑过于复杂的情形。均匀分布不仅有利于时序，也能提高SLICE的资源利用率。例如：第一种：原始编码 always @( ...; 个人分类: 编码技巧|2093 次阅读|1 个评论

分享查表应用中提高DIMM效率的办法: lucien_1986 2012-3-7 22:44; 在使用DIMM（DDR2/DDR3 SDRAM）的时候，很重要的一点是提高DIMM的带宽利用率。DIMM命令总线上传输一个命令，需要在数据总线上传输若干组数据，在进行一个读写操作的间隙，在命令总线输入一个行切换命令，此时数据总线上传输的还是之前一个命令的数据。因此，如果执行的是其他B ...; 个人分类: 编码技巧|707 次阅读|0 个评论

分享 FIFO使用技巧: lucien_1986 2011-10-30 17:06; FIFO是在FPGA设计中使用的非常频繁，也是影响FPGA设计代码稳定性以及效率等得关键因素。我总结一下我在使用FIFO过程中的一些心得，与大家分享。我本人是做有线通信的，所做的设计中大量的使用到FIFO，用于报文的 ...; 个人分类: 编码技巧|3736 次阅读|2 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-3 11:09 , Processed in 0.007997 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部