注册 登录
EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

qinzhanao的个人空间 https://blog.eetop.cn/880778 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

verilog|
分享 hdl中的for循环
2016-1-18 16:36
天气 : 阴雨 心情 : 平静 代码： genvar ii; generate for (ii = 0; ii 512; ii = ii + 1) begin : instruction_gen initial begin //这段逻辑不能综合的原因是将逻辑放在了i ...
个人分类: verilog|1359 次阅读|0 个评论

qinzhanao

  • 关注TA
  • 加好友
  • 联系TA

  • 0

    周排名

  • 0

    月排名

  • 0

    总排名

  • 0

    关注

  • 5

    粉丝

  • 2

    好友

  • 0

    获赞

  • 1

    评论

  • 505

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 08:29 , Processed in 0.023999 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部