设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

约束| 调试总结| sim| clock design| 视频接口| PCB设计| FPGA设计方法| EDA| xilinx技术|

分享 ram使用说: ljc24156313 2014-11-25 13:50; 应用平台vivado 1、当No primitives output register and No core output register时，读出的数据与读地址和读使能相差1个读时钟周期。此时读使能失效后会保持最后一个地址对应的读输出数据。 2、当YES primitives output register and No core output register时，读出的数据与读地址和读使能相差2个读时钟周期。此 ...; 个人分类: FPGA设计方法|2032 次阅读|0 个评论

分享 Help with Vivado Synthesis's equivalent RTL/GUI/TCL options for XST: ljc24156313 2014-11-19 12:39; Description This answer record provides information on some Vivado Synthesis switch options (RTL, GUI, TCL) equivalent to XST. The answer record provides a tabular column comparing XST and Vivado Synthesis switch options, which can be used as a reference when a user transitions from XST ...; 个人分类: FPGA设计方法|473 次阅读|0 个评论

分享 EDIF的用法(1)---LATTICE: ljc24156313 2014-3-5 10:45; Latticesemi Diamond使用EDIF的步骤： 1. 综合：由于Diamond本身集成synplify pro，综合输出的就是标准网表文件EDIF，其扩展名为edi，即：*.edi；注意：在综合时，一定要把综合选项Disable IO Insertion选为true，默认是false。 &n ...; 个人分类: FPGA设计方法|5128 次阅读|0 个评论

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-10 17:19 , Processed in 0.009652 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部