在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 多路时钟选择设计
ljc24156313 2013-8-2 09:53
好好 的采集流程,突然时序就不对了,并且烧入 .sof 和 .jic 的现象还不一样。想了想,可能是多路时钟选择的问题,自己写的代码不能做到 glitch-free clock multiplexer。 问题描述: 程序中需要转换 50MHz 和16MHz 时钟,我直接用一个信号来控制两个时钟的切换,而 这个信号是被 8MHz 时钟同步的。结果就悲剧了。 解决方 ...
个人分类: clock design|1545 次阅读|0 个评论
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 16:28 , Processed in 0.008266 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部