| |
高速设计区别与低速设计,简单来说,就是分布式系统思维和集总式系统思维的区别。多高信号速度才算高速?在讨论这个问题前,需注意避免进入以下两个误区:
误区一:信号周期频率Fclock高的才属于高速设计。事实上,设计中需要考虑的最高频率往往取决于信号的有效频率(或称转折频率)Fknee。
Tclock是信号的时钟周期,Tr(10%~90%)是信号的10%~90%上升时间,则信号的周期频率与有效频率分别定义为:
Fclock=1/Tclock , Fknee=0.5/Tr(10%~90%)
误区二:电容、电感是理想的器件。低速电路中可以认为他们是理想的,但在高速电路中,电容可能会表现为短路,电感会表现为断路。
低速信号为传输路径上各点的电平大致相同的信号,高速信号为传输路径上各点电平存在较大差异的信号。
低速和高速的区分,不仅取决于信号频率,还取决于信号传输路径的长度,仅仅依据信号频率,并不能做出信号属于高速还是低速的结论。
一般而言,在信号传输路径的长度(即信号线的长度)小于信号有效波长的1/6时,可认为在该传输路径上,各点的电平状态近似相同,即低速信号,反之为高速信号。
然而,对于极高频信号(如频率在1GHz以上的信号)并不成立,极高频信号的上升沿很缓,上升时间甚至可达信号周期的20% 。