设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

UVM notebook| SV note| AMBA note| eda tool| SYNOPSYS VIP note| linux work note| DV experience| DDR Spec|

分享 DDR2 DDR3 constraint & ac check note of SDCTRL Verification: 索手锋芒 2016-7-14 15:02; 说明：有一些constraint根项目相关，且不包含initial时的MRS设定绝大部分的AC timing参数都通过script从catalog中提取出来，然后反过来constraint其它的变量，从catalog提取的参数有： sd_banks ra_addr ca_addr tck tccd_cnt trtp_cnt twtr_len tmod_len ...; 个人分类: DDR Spec|1741 次阅读|0 个评论

分享 JEDEC DDR2和DDR3 SPECIFICATION区别（持续更新）: 索手锋芒 2016-7-14 08:55; DDR2/3地址换算 page size = 2^colbits*ORG/8 以1Gb容量为例，ba*ra*ca = 1Gb/ORG( ba: bank数， ra: 行数， ca: 列数，ORG：DQ位宽) ba,ra,ca以及ORG不是随便任何值都可以，而是由section2.4 DDR addressing提供的address mapping决定区别： DDR3都是8bank DDR2大于等于1Gb都是8bank，小于1Gb的都是 ...; 个人分类: DDR Spec|3228 次阅读|0 个评论

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 14:33 , Processed in 0.009021 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部