EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

wangyingwei的个人空间 https://blog.eetop.cn/499631 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

DDR4 CTRL 系统芯片设计全流程记录-----从 ...|

置顶 ·分享 DDR4 CTRL 系统芯片设计全流程记录-----从需求确认到样片调试: 2022-12-23 17:43; 序言全流程思维导图本系列记录过去项目中关于DDR4 CTRL系统芯片设计流程，目的为了总结经验以及后续项目可以查阅，也希望可以帮助大家理解DDR CTRL相关技术，起到抛砖引玉的作用欢迎大家来讨论进步。预计按照上面思维导图中展开，具体内容包括需求整理、PHY IP选型、方案设计、代码 ...; 455 次阅读|0 个评论热度 1

分享项目DDR需求整理---时延要求及写后读问题: 2022-12-27 16:02; 部分的芯片项目中缓存系统会对DDR CTRL有时延要求，具体分为读、写两种请求延时，即缓存请求被存入到DDRCTRL接口后，其中数据多久可以被真正写入DDR？读请求被DDR CTRL接口接收后，多久可以返回读数据？对于查表类的业务，读请求延迟通常需要非常短，若想实现这个需要在业务调度中对于该类请求进行特殊调度（降低带宽）。 ...; 个人分类: DDR4 CTRL 系统芯片设计全流程记录-----从 ...|305 次阅读|0 个评论热度 1

分享项目DDR需求整理---带宽需求整理: 2022-12-27 09:24; 1.1. 带宽需求整理芯片传输系统中所需要的“ 带宽 ”是DDR控制系统最重要的需求。评估芯片的带宽需求可以帮助确认选择DDR颗粒的位宽及颗粒数、控制器的传输效率、DDR颗粒工作频率等，这些重要指标可以帮助后面的控制器及PHY IP选型。业务的最大带宽需要跟SE确认芯片的最大带宽的工作场景，需要注意的是： l ...; 个人分类: DDR4 CTRL 系统芯片设计全流程记录-----从 ...|354 次阅读|0 个评论热度 1

分享日志 [2012年04月25日] USB协议学习笔记: 2012-4-25 13:51; 个人分类: DDR4 CTRL 系统芯片设计全流程记录-----从 ...|640 次阅读|0 个评论

wangyingwei

0
周排名
0
月排名
0
总排名
0
关注
3
粉丝
0
好友
3
获赞
0
评论
261
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-26 13:39 , Processed in 0.024852 second(s), 13 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部