wangyingwei的个人空间 https://blog.eetop.cn/499631 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

DDR4 CTRL 系统芯片设计全流程记录-----从需求确认到样片调试

热度 1已有 443 次阅读| 2022-12-23 17:43 |系统分类:芯片设计| DDR, CTRL设计

序言


全流程思维导图

本系列记录过去项目中关于DDR4 CTRL系统芯片设计流程,目的为了总结经验以及后续项目可以查阅,也希望可以帮助大家理解DDR CTRL相关技术,起到抛砖引玉的作用欢迎大家来讨论进步。 

   预计按照上面思维导图中展开,具体内容包括需求整理、PHY IP选型、方案设计、代码设计、功能仿真、FPGA测试、低功耗设计、后端仿真、SI/PI仿真、样片调试等方面。涉及到方向较宽泛,基本可以遍历SOC芯片中关于DDR CTRL系统芯片设计相关技术,由于本人倾向前端逻辑设计,涉及到仿真、PCB设计、后端、软件设计并不专业只能记录下重点内容及调测过程。

全流程记录大纲:

1、项目DDR需求整理

Ø  带宽要求

Ø  时延要求

Ø  客户接口要求

Ø  功耗及面积要求

2DDR4 CTRL/PHY IP选型

Ø  工艺、面积及功耗

Ø  接口兼容性

Ø  PHY训练及固件的使用

Ø  控制器传输效率

Ø  控制器及PHY IP的可靠性

3DDR4 CTRL系统方案设计

Ø  系统方案设计

Ø  控制器接口方案设计

Ø  业务调度功能方案设计

Ø  DDR协议解释功能方案设计

Ø  DDR PHY DFI接口功能方案设计

4DDR4 CTRL代码设计

Ø  系统顶层代码设计

Ø  控制器接口设计

Ø  业务调度功能模块设计

Ø  DDR协议解释功能模块设计

Ø  DFI接口及PHY适配功能模块设计

Ø  寄存器功能模块设计

Ø  FPGA PHY IP适配模块功能设计

5DDR4 CTRL代码功能仿真

Ø  模块UT功能仿真

Ø  系统IT功能仿真

Ø  业务传输带宽效率功能仿真评估

Ø  DDR4 VIP适配

Ø  硬件加速器功能仿真

Ø  FPGA PHY IP功能仿真

6DDR4 CTRL功能FPGA调试

Ø  FPGA  PHY IP选型

Ø  传输效率及降频测试

7DDR4 CTRL低功耗设计、后端仿真、SI/PI

Ø  低功耗设计

Ø  后端仿真

Ø  SI/PI仿真

8DDR4 CTRL样片调试

Ø  MPW样片测试

Ø  PHY训练固件的适配及软件启动设计

Ø  PCB及信号质量相关设计

Ø  DDR PHY相关SI调试

9、经验总结


1

点赞

刚表态过的朋友 (1 人)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 3

    粉丝
  • 0

    好友
  • 3

    获赞
  • 0

    评论
  • 261

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 12:45 , Processed in 0.026042 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部