设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

置顶 ·分享 Xilinx FPGA NVMe主机控制器IP，高性能控制器介绍: axpro 2024-1-3 20:49; NVMe Host Controller IP 1 介绍 NVMe Host Controller IP 可以连接高速存储 PCIe SSD ，无需 CPU 和外部存储器，自动加速处理所有的 NVMe 协议命令，具备独立的数据写入 AXI4-Stream/FIFO 接口和数据读取 AXI4-Stream/FIFO 接口，非常适合于超高容量和超高性能的 ...; 个人分类: 交流共享|929 次阅读|2 个评论

分享基于多通道PCIe-DMA的JESD204B AD/DA、CameraLink/SDI采集显示、SRIO/光纤采集回放 ...: axpro 2022-9-1 23:01; 可交付资料： 1. 详细的用户手册 2. Design File：Post-synthesis EDIF netlist or RTL Source 3. Timing and layout constraints，Test or Design Example Project 4. &n ...; 个人分类: 交流共享|803 次阅读|0 个评论

分享 Multi-Channel PCIe QDMA Subsystem: axpro 2021-10-30 21:09; Multi-Channel PCIe QDMA Subsystem User Guide.pdf 可交付资料： 1. 详细的用户手册 2. Design File：Post-synthesis EDIF netlist or RTL Source 3. Timing and layout constraints，Test or Design Example ...; 个人分类: 交流共享|1064 次阅读|0 个评论

分享 PCIe-AXI-Controller: axpro 2021-9-17 17:36; PCIe-AXI-Controller PCIe-AXI-Controller 兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA。 ...; 个人分类: 交流共享|1104 次阅读|0 个评论

分享基于Camera Link和PCIe DMA的多通道视频采集和显示系统: axpro 2021-4-4 11:02; 基于Camera Link和PCIe DMA的多通道视频采集和显示系统在主机端 PCIe 驱动的控制和调度下，视频采集与显示系统可以同时完成对多个 Camera Link 接口视频采集以及 Camera Link 接口视频回放驱动工作，既可采用行缓存机制（无需帧缓存，无需 DDR ），也可采用帧缓存机制（使用 DDR ），使用 PCIe 接口和主 ...; 个人分类: 交流共享|1283 次阅读|0 个评论

分享基于JESD204B和PCIe DMA的多通道数据采集和回放系统: axpro 2021-3-31 23:13; 基于JESD204B和PCIe DMA的多通道数据采集和回放系统在主机端 PCIe 驱动的控制和调度下，数据采集与回放系统可以同时完成对多个 JESD204B 接口 AD 数据的采集以及 JESD204B 接口 DA 回放驱动工作，既可采用行缓存机制（无需帧缓存，无需 DDR ），也可采用帧缓存机制（需要 DDR ），使用 PCIe 接口和主 ...; 个人分类: 交流共享|1182 次阅读|0 个评论热度 1

分享高性能-8通道-PCIe DMA引擎: axpro 2021-3-30 23:38; 基于PCIe DMA的多通道数据采集和回放IP 在主机端 PCIe 驱动的控制和调度下，数据采集与回放 IP Core 可以同时完成对多个通道数据的采集以及回放驱动工作，既可采用行缓存机制（无需帧缓存，无需 DDR ），也可采用帧缓存机制（需要 DDR ），使用 PCIe 接口和主机进行数据的传输，设备端内嵌多通道 DMA 引擎 ...; 个人分类: 交流共享|1662 次阅读|0 个评论

分享 SATA3.0主机控制器IP: axpro 2021-1-13 22:24; SATA3.0 Host Controller IP SATA3.0 Host IP 不仅实现了 SATA 协议的 PHY （物理层）、 Link （链路层）和 TRN （传输层），并且实现了 CMD （命令层）和 APP （应用层），支持 1.5 、 3 和 6Gbps 传输速率，和 SATA 规范完全兼容。 SATA3.0 Host IP 给用户使用 SATA 存储设备提供一种高 ...; 个人分类: 交流共享|1842 次阅读|0 个评论

分享基于FPGA的可编程AES加解密IP: axpro 2020-12-23 22:28; Programmable AES Encryption/ Decryption IP 可编程AES加解密IP 可编程AES加解密IP提供了加解密算法功能，兼容美国国家标准与技术研究院（NIST）发布的高级加密标准(AES)：FIPS PUB 197 。结合 FIPS 197分组加密算法，可编程AES加解密IP具备5种加密模式：ECB，CBC，CFB，OFB，CTR，全部支持加密和解密功能，兼容 ...; 个人分类: 交流共享|1679 次阅读|1 个评论热度 1

分享基于LZO的高性能无损数据解压缩IP: axpro 2020-11-28 13:40; LZOAccel-D LZO Data Decompression Core/ 无损数据解压缩IP Core LZOAccel-D是一个无损数据解压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收压缩的输入数据块，产生解压缩后的数据块。Core分析数据块的头和尾，检查输入数据块的错误，并且输出解压缩后的数据载荷，所以用户不需要处理压缩的数据块。基于详 ...; 个人分类: 交流共享|2365 次阅读|0 个评论热度 10

分享基于LZO的高性能无损数据压缩IP: axpro 2020-11-28 11:20; LZOAccel-C LZO Data Compression Core/ 无损数据压缩IP Core LZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收未压缩的输入数据块，产生压缩后的数据块。Core使用合适的头和尾封装了压缩后的数据载荷，所以用户不需要处理压缩后的数据块。输入的数据块可以被分段，并且不同数据块的 ...; 个人分类: 交流共享|2031 次阅读|0 个评论

123 4 5 / 5 页下一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-11 23:20 , Processed in 0.022329 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部