在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
分享 10.跨导放大器电路及版图设计、仿真及验证 20220519
shuying421 2022-5-19 16:08
根据《CMOS 模拟集成电路版图设计 基础、方法与验证》书中第六章内容首先建立电路图(书中图片比较模糊) 建立symble进行仿真调用 设置电路激励源、调用工艺库、仿真类型,观察输出波形(跳过,待补充) 进行版图设计,直接layout XL导入后连线,注意finger拆分 进行DRC验证 进行LVS验证 ...
个人分类: 学习日志|29 次阅读|0 个评论
分享 8. AOI OAI组合逻辑电路命名规则
shuying421 2022-5-19 09:30
1.以AOI221为例,AOI: ANDORINV 与或非门 221三位数字代表第一级与门有三个,221分别对应每个与门的输入个数。三个与门的输出再作为或非门的输入。 2. virtuoso sample内symbol图
个人分类: 学习日志|27 次阅读|0 个评论
分享 3.FinFET工艺记录 20220516
shuying421 2022-5-17 09:39
1.FINFET 剖面图 FINFET通过多条薄fin有源区并联的方式增大器件宽度,增大finfet驱动能力 2.FinFET width 3.FinFET MEOL 4.FinFET 版图
个人分类: 学习日志|59 次阅读|0 个评论 热度 2
分享 2.cadence virtuoso环境及快捷键 学习 20220513
shuying421 2022-5-17 09:26
一. Virtuoso 基本操作 1. Virtuoso 工作环境配置 Virtuoso 软件配置文件一般会在事先配置好的根目录下配置(在根目录下的 .cshrc 文件下配置, copy老师的待学习 ), Virtuoso 运行必须配置: Display.drf: Layer 层次显示控制文件,每一层的颜色已经设置好 cds.lib: ...
个人分类: 学习日志|53 次阅读|0 个评论 热度 1
分享 1.DRC design rule 学习 20220512
shuying421 2022-5-12 17:01
Definition of the Layout 一般design rule 主要集中于图形的width,space,extension,enlosure,overlap。 Calibre 是一个基于边(edge)的DRC/LVS 工具,所有的运算都是基于“边”来进行的。边有内边和外边之分,任一个polygon 的边都分为两部分,polygon 内部那一面的称为内边(interior sid ...
个人分类: 学习日志|120 次阅读|0 个评论 热度 12
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2022-5-20 12:49 , Processed in 0.026415 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部