日志

分享 SRAM 冗余设计

Iamliutt 2022-4-15 17:02

转载： https://blog.csdn.net/i_chip_backend/article/details/121662466

643 次阅读|0 个评论

分享 Design Ware 库

Iamliutt 2022-2-21 15:14

DesignWare库 DesignWare是Synopsys提供的知识产权（Intellectual Property，简称IP）库。IP库分成可综合IP库（Synthesizable IP，SIP），验证IP库（Verification IP，VIP）和生产厂家库（Foundry Libraries）。 IP库中包含了各种不同类型的器件，这些器件可以用来设计和验证ASIC, SoC和FPGA。库中有如下的器件： 　 ...

3992 次阅读|0 个评论 热度 11

分享 安装软件时：无法加载 DLL“SQLite.Interop.dll”: 找不到指定的模块 (异常来自 HRES ...

Iamliutt 2022-2-18 18:50

转载: https://www.cnblogs.com/muzhiye/p/4284070.html 解决该问题需要添加 Visual C++ 2010 SP1 runtime for x86的补丁，（如下红圈内，需选中后以管理员身份进行安装。）

554 次阅读|0 个评论

分享 用sed命令在匹配的字符所在行前后新插入（删除）一行内容

Iamliutt 2022-2-11 10:12

原文转载自： https://blog.csdn.net/baping8015/article/details/100952773 https://blog.csdn.net/weixin_34417200/article/details/92202812 感谢大佬！ 课题一：删除匹配行的上一行和下一行数据 1.删除匹配行的上一行和下一行： sed-i-e'/string/{n;d}'-e'$ ...

个人分类: linux命令整理|2585 次阅读|0 个评论 热度 10

分享 spice model

Iamliutt 2021-12-10 17:27

对于非compact model需要考虑到： （1）Total Corner ： FF SS FS SF（考虑到device之间最好和最坏的情况）； （2）Gobal Corner ： FFG SSG FSG SFG（die to die wafer to wafer lot to lot） （3）Monte Carlo： 蒙特卡罗，主要看大规模电路情况下的仿真是否符合预期，相关性程度强弱） （4）Mismatch （主要看d ...

955 次阅读|0 个评论

分享 如何在virtuoso中添加快捷键？——删除高亮net的高亮设置

Iamliutt 2021-10-11 14:09

通过在virtuoso schematic 中添加删除高亮net的快捷键为例进行说明： 方法1：在打开的原理图界面：Create - Probe - Remove All ; //删除所有高亮的net的高亮设置 方法2：在启动virtuoso后的ciw界面调出Bindkey Editor界面：Options - Bindkey... &nbs ...

个人分类: virtuoso|7507 次阅读|5 个评论 热度 15

分享 数字后仿初了解（1）

Iamliutt 2021-8-18 15:11

（仅作为学习记录使用，感谢大佬！！）以下内容转载自： https://www.cnblogs.com/littleMa/p/10795759.html 1、芯片后仿的意义： 既然前仿保证了逻辑功能，STA 保证了时序，PT对各个corner进行了时序穷举计算并确保时序收敛，那么作为数字IC设计流程的最后一环后仿真的意义是什么呢？ 原因有若干： 　　1、  ...

个人分类: 数字仿真|4083 次阅读|0 个评论 热度 10

分享 PDK中的underdrive（UD）和overdrive(OD)管子与常用管子的区别是什么？ ...

Iamliutt 2021-5-21 21:21

工艺库里有overdrive to 3.3V和underdrive to 2.5v的管子，但被告知和一般3.3V/2.5v的mos管又不一样，区别在哪里？ 1.8V device和2.5V device都是指mosfet 耐压，这是两种完全不同的device，gate oxide, implant, 有无halo结构   ...

个人分类: MOS器件|7590 次阅读|4 个评论 热度 33

分享 DRC,LVS 的notice

Iamliutt 2021-5-7 16:32

以下内容转载自： https://zhuanlan.zhihu.com/p/74562175 仅作为学习使用,如有侵权请联系删除！ DRC检查 DRC检查是指工具基于Foundary提供的rule file来检查当前design的GDS是否符合工艺生产需求，比如base layer的检查，metal之间的spacing检查，via之间的spacing check，via enclosure check和metal denstiy的检 ...

个人分类: PV|4345 次阅读|0 个评论 热度 3

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏