verilog参数的问题,记录如下: `define: 可以跨模块的定义; parameter: 本module内有效的定义,可用于参数传递; localparam: 本module内有效的定义,不可用于参数传递;localparam cannot be used within the module port parameter list. 所以,一般情况下,状态机的参数都是用localparam的。 ...
(1)独热码 因为大多数FPGA内部的触发器数目相当多,又加上独热码状态机(one hot state machine)的译码逻辑最为简单,所以在设计采用FPGA实现的状态机时,往往采用独热码状态机(即每个状态只有一个寄存器置位的状态机)。 (2)case语句 建议采用case、casex或casez语句来建立状态机的模型。因为这些 ...