日志
- 分享 UVM寄存器篇之四：寄存器模型的集成（中）
- MCDF寄存器模块代码 下面我们给出实现后的MCDF寄存器RTL设计代码： 上面的设计中采取了宏的方式来替代一些寄存器的序列号和地址，这些宏在稍后的寄存器模型在映射硬件寄存器路径上也使用了。这么做使得设计和验证都因为采用同一套宏，而在后期寄存器地址、位置等修改时，更易 ...
- 分享 UVM寄存器篇之三：寄存器模型的集成（上）
- 我们在上一节大致了解了与寄存器相关的流程，包括寄存器描述文件和UVM寄存器模型生成。从上节给的寄存器模型流程图中我们可以看到，接下来需要考虑选择与DUT寄存器接口一致的总线UVC，该UVC会提供硬件级别的访问方式。要完成一次硬件级别的总线传输，往往需要考虑给出地址、数据队列、访问方式等，而寄存器模型可以使得硬 ...
- 分享 UVM寄存器篇之二：寄存器模型概览（下）
- 寄存器模型构建 在构建UVM寄存器模型的过程中，读者需要了解下面这些与模型构建相关的类和它们的功能： 简化后的MCDF寄存器模型定义如下： 从上面的定义中，读者可以整理出关于寄存器建模的基本要点和顺序： 在定义单个寄存器时，需要将寄存器中的各个域整理出来， ...
- 分享 UVM寄存器篇之一：寄存器模型概览（上）
- 对于硬件有了解的读者，都知道寄存器是模块之间互相交谈的窗口。一方面可以通过读出寄存器的状态，获取硬件当前的状况，另外一方面也可以通过配置寄存器，使得寄存器工作在一定的模式下。而在验证的过程中，寄存器的验证也排在了验证清单的前列，因为只有首先保证寄存器的功能正确，才会使得硬件与硬件之间的交谈是“语义 ...
- 分享 功能覆盖率如何稳固IP的开发和集成？
- 路桑说 这是一篇关于IP开发时如何考虑复用覆盖率的论文。就硬件设计IP而言，我们无非是在实现IP，或者集成IP。就目前情形来看，IP的实现越来越多被集中在大型公司。一方面是由于他们有更多的经验来保证可配置化的IP可以满足各种用户需求，另外一方面是由于他们的客户基础深厚，同时高质量的IP研发成本和大量的s ...
- 分享 PowerDomain简介
- Synopsys 推荐的 UPF 流程简介 上次介绍了在当前先进制程下低功耗设计实现都需要UPF技术的支持，否则在功耗验证的时候将会很难验证并且对后续的综合和后端实现也带来了很大的困难和挑战。 既然当前低功耗设计实现都离不来UPF标准，那么什么是UPF呢？UPF的全称是统一功耗格式（UnifiedPower Format），其主要是 ...
- 分享 如果仿真搞不定，那么模拟就一定行吗？
- 路桑点评 “当我们发觉SoC系统越来越大的时候，我们转而求向其它验证手段，譬如FPGA和Emulator，但即便是模拟器也有它的短板所在。本文中的观点，针对日益复杂的SoC系统，如果只是单纯地将硬件RTL模型装载到模拟系统中，从速度和复杂性来看，都变得不可承受；如果考虑将验证环境和部分RTL模型都抽象分离到仿真工作 ...
- 分享 UVM序列篇之八（终）：sequence的层次化（下）
- Layering Sequence 如果我们在构建更加复杂的协议总线传输，例如PCIe，USB3.0等，那么通过一个单一的传输层级会对以后的激励复用、上层控制不那么友好。对于这次更深层次化的传输，在实际中，无论是VIP还是自开发的环境，都倾向于通过若干个层次的sequence群落来模拟实际的协议层次。例如，通过层次化的sequence可以分 ...
- 分享 UVM序列篇之七：sequence的层次化（上）
- 伴随着对sequence/item发送方式的了解，读者们也需要从之前4位初出茅庐的verifier梅、尤、娄和董他们的角度来看看，如何完成验证的水平复用和垂直复用。就水平复用而言，在MCDF的各个子模块的验证语境中，它指的是如何利用已有的资源，完成高效的激励场景创建；而就垂直复用来看，它指的是在集成MCDF子系统验证结构中，可 ...
- 分享 UVM序列篇之六：sequencer和sequence（下）
- sequencer的仲裁特性及应用 在之前我们就谈到了，uvm_sequencer类自建了仲裁机制用来保证多个sequence同时挂载到sequencer时，可以按照规则允许特定的sequence中的item优先通过。在实际使用中，我们可以通过uvm_sequencer::set_arbitration(UVM_SEQ_ARB_TYPE val)来设置仲裁模式。这里的仲裁模式UVM_SEQ_ARB_TYPE有下 ...
/1 
eetop公众号
创芯大讲堂
创芯人才网